一种基于双FPGA的高可靠计算机的数据比较装置制造方法及图纸

本实用新型专利技术一种基于双FPGA的高可靠计算机的数据比较装置，包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路；其中，两个总线收发器分别用于两个FPGA与两个CPU单元间的通讯，将两个CPU处理后的数据发送均发送到两个FPGA内；两个FPGA内的比较单元分别对所在FPGA中存储的两个CPU处理后的数据进行比对；若比对结果正确则向动态电路发送反相方波信号，则动态电路通过两个继电器充放电控制单元控制两个继电器中的一个开启，另一个关闭；若比对结果错误，则向动态电路发送错误信号，则动态电路通过两个继电器充放电控制单元控制两个继电器均关闭。本实用新型专利技术的优点为：有效降低系统的复杂度、且提高了系统的可靠性。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及高可靠计算机系统领域，具体来说，是一种基于双FPGA的高可靠计算机的数据比较装置。
技术介绍
目前可靠性最高的计算机系统是二乘二取二系统，具有两对(四台)计算机，互为热备份，当一对计算机出现故障或出现错误时，则切换到另一对计算机继续工作。每对(两台)计算机负责处理相同任务，彼此互相进行数据校验，保证两台计算机相同任务得到的计算数据相同，如不同则视如故障。为了避免单点故障发生，高可靠计算机系统中各装置均是相同的两个，而且执行相同任务。两对计算机之间，以及每对中两台计算机之间，需要数据交换，传统方法一般采用网络通讯的方式交换数据，网络采用双网形式以避免单点故障，因此系统规模较大，结构复杂，不易小型化，而且手工安装、连接，质量不能得到保证。
技术实现思路
为了解决上述问题，本技术提供一种基于双FPGA的高可靠计算机的数据比较装置，实现高可靠系统中每对计算机之间的双网通讯、双数据比较功能。本技术基于双FPGA的高可靠计算机的数据比较装置，包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路；其中，两个总线收发器与外部两个CPU单元相连；并均连接两个FPGA ;两个FPGA中的比较单元均与动态电路相连；动 态电路连接两个继电器充放电控制单元；两个继电器充放电控制单元分别连接一个继电器。本技术的优点在于:1、本技术数据比较装置将传统的高可靠双机系统的通讯网络、数据比对设备、数据输出设备合并，在一单一电路板上实现，简化了双机系统结构设计，易于批量生产加工，易于保证产品质量，不但降低系统的复杂度、降低了生产成本，而且提高了系统的可靠性；2、本技术数据比较装置应用到双机架构的高可靠计算机系统中，可实现双机间的信号比对，保证输出信号的正确性，实现系统的高可靠性。附图说明图1是本技术数据比较装置整体结构框图。图中:101-第一总线收发器 102-第二总线收发器 201-第一继电器充202-第二继电器充放电控制单元放电控制单元301-第一继电器302-第二继电器401-第一 FPGA402-第二 FPGA5-动态电路具体实施方式下面将结合附图和实施例对本技术作进一步的详细说明。本技术数据比较装置，包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路。为便于说明，令两个总线收发器分别为第一总线收发器101、第二总线收发器102 ;两个继电器充放电控制单元分别为第一继电器充放电控制单元201、第二继电器充放电控制单元202 ;两个继电器分别为第一继电器301、第二继电器302 ;两个FPAG分别为第一 FPGA401、第二 FPGA402 ；上述第一总线收发器101与第二总线收发器102与外部两个负责同时计算处理相同任务的CPU单元(计算机)相连；且第一总线收发器101连接第一 FPGA401与第二 FPGA402 ;第二总线收发器102连接第一 FPGA401与第二 FPGA402 ;令与第一总线收发器101和第二总线收发器102相连的CPU单元分别为第一 CPU单元与第二 CPU单元；由此，第一 CPU单元计算处理后的数据通过第一总线收发器101发送到第一 FPGA401与第二FPGA402中进行存储;第二 CPU单元计算处理后的数据通过第二总线收发器102发送到第一FPGA401与第二 FPGA402种进行存储。第一 FPGA401与第二 FPGA402内的比较单元均与动态电路5相连，并由外部发送的比较信号触发；其中，第一 FPGA401中的比较单元用来对第一 FPGA401内存储的第一CPU单元与第二 CPU单元计算处理后的数据进行比对；第二 FPGA402中的比较单元用来对第二 FPGA402内存储的第一 CPU单元与第二 CPU单元计算处理后的数据进行比对；若第一 FPGA401与第二 FPGA402内的比较单元比对结果均相符合，则由第一 FPGA401与第二FPGA402中的比较单元分别向动态电路5输出反相的方波信号；若第一 FPGA401与第二FPGA402内的比较单元中的一个比对结果不相符合，或两个比对结果均不相符合，则由第一FPGA401与第二 FPGA402中的比较单元均向动态电路5发送错误信号。所述动态电路5连接第一继电器充放电控制单元201与第二继电器充放电控制单元202 ;第一继电器充放电控制单元201与第二继电器充放电控制单元202分别连接第一继电器301与第二继电器302 ;第一继电器301与第二继电器302均与外部被控设备相连。由此，当动态电路5接收到两个正确的反向的方波信号时，则向第一继电器充放电控制单元201与第二继电器充放电控制单元202分别发送开启信号与关闭信号，从而通过第一继电器充放电控制单元201与第二继电器充放电控制单元202分别控制第一继电器301开启、第二继电器302关闭，由此使第一 CPU单元计算处理后的数据通过继电器发送到被控设备中。当动态电路5接受到一个或两个错误信号时，则向第一继电器充放电控制单元201与第二继电器充放电控制单元202均发送关闭信号，从而通过第一继电器充放电控制单元201与第二继电器充放电控制单元202 分别控制第一继电器301与第二继电器302关闭；由此使第一 CPU单元与第二 CPU单元计算处理后的数据均不向被控设备发送。此时可切换至另一对闻可罪双机系统。权利要求1.一种基于双FPGA的高可靠计算机的数据比较装置，其特征在于:包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路；其中，两个总线收发器与外部两个CPU单元相连；并均连接两个FPGA ;两个FPGA中的比较单元均与动态电路相连；动态电路连接两个继电器充放电控制单元；两个继电器充放电控制单元分别连接一个继电器。专利摘要本技术一种基于双FPGA的高可靠计算机的数据比较装置，包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路；其中，两个总线收发器分别用于两个FPGA与两个CPU单元间的通讯，将两个CPU处理后的数据发送均发送到两个FPGA内；两个FPGA内的比较单元分别对所在FPGA中存储的两个CPU处理后的数据进行比对；若比对结果正确则向动态电路发送反相方波信号，则动态电路通过两个继电器充放电控制单元控制两个继电器中的一个开启，另一个关闭；若比对结果错误，则向动态电路发送错误信号，则动态电路通过两个继电器充放电控制单元控制两个继电器均关闭。本技术的优点为有效降低系统的复杂度、且提高了系统的可靠性。文档编号G06F7/02GK202939596SQ20122070668公开日2013年5月15日 申请日期2012年12月19日 优先权日2012年12月19日专利技术者岳世锋, 王东尧, 叶剑波, 魏勇, 祝君冬, 张新, 江宏, 李菲, 严海颖, 姚晓晨, 林旭 申请人:北京康拓科技有限公司本文档来自技高网...

【技术保护点】
一种基于双FPGA的高可靠计算机的数据比较装置，其特征在于：包括总线收发器、继电器充放电控制单元、继电器以及具有比较单元的FPGA各两个，还安装有一个动态电路；其中，两个总线收发器与外部两个CPU单元相连；并均连接两个FPGA；两个FPGA中的比较单元均与动态电路相连；动态电路连接两个继电器充放电控制单元；两个继电器充放电控制单元分别连接一个继电器。

【技术特征摘要】

【专利技术属性】
技术研发人员：岳世锋，王东尧，叶剑波，魏勇，祝君冬，张新，江宏，李菲，严海颖，姚晓晨，林旭，
申请(专利权)人：北京康拓科技有限公司，
类型：新型
国别省市：北京;11