用于将EUVL掩模电气耦接至支撑夹盘的导电元件制造技术

一种耦接模块可包括：上部部分，所述上部部分界定孔隙；掩模接触元件；夹盘接触元件；和中间元件，所述中间元件连接于所述掩模接触元件与所述上部部分之间。孔隙的形状和尺寸可对应于极紫外(EUVL)掩模的图案转移区域的形状和尺寸。耦接模块可经成形并经确定尺寸，使得一旦掩模接触元件接触EUVL掩模的上部部分，那么夹盘接触元件接触支撑所述掩模的夹盘。当EUVL掩模定位于夹盘上时，耦接模块可在EUVL掩模的上部部分与夹盘之间进一步提供至少一个导电路径。

【技术实现步骤摘要】

本专利技术涉及通过电子束或离子束成像设备的极紫外光刻术(extreme ultraviolet lithography;EUVL)掩模检查。
技术介绍
EUVL掩模将在用于制造纳米级别的半导体器件的下一代光刻工艺中使用。较短EUV波长13.5nm实现产生比当今用513nm光刻术产生的可能元件更小的元件。光刻术工艺可包括将被光致抗蚀剂涂覆的硅晶片曝光于13.5nm波长辐射，所述13.5nm波长辐射自EUVL掩模的图案转移区域反射。将位于掩模的图案形成区域的顶表面上的图案去放大并转移至硅晶片上方的光致抗蚀剂层上。在这种曝光之后，光刻术工艺继续进行。移除显影的光致抗蚀剂，并且通过蚀刻或沉积在硅上形成图案。EUVL掩模还包括可围绕图案转移区域的外围区域。图1图示EUVL掩模，所述EUVL掩模由非导电层12 (诸如，玻璃层)和上部部分构建，所述上部部分可包括以下的组合:(a)将EUV光向基板反射的反射层14和(b)吸收层16。这一上部部分为导电的并在整个掩模上延伸，且尤其在掩模的整个图案转移区域上延伸。图1还包括表示EUVL辐射的箭头8，所述EUVL辐射被引导至掩模上并自掩模反射。EUVL掩模定位于夹盘50上。夹盘50可电气耦接(通过电缆59)至已知电势(诸如，接地)的预定位置。必须在EUVL掩模的制造工艺和使用工艺期间检查EUVL掩模。掩模顶部上的缺陷或掩埋于多层堆叠中(在未被吸收层覆盖的区域上)的缺陷将在曝光的硅晶片上造成重复的缺陷。
技术实现思路
可提供一种用于将极紫外(EUVL)掩模耦接至夹盘的耦接模块，所述耦接模块可包含:上部部分，所述上部部分界定孔隙；至少一个掩模接触元件；夹盘接触元件；和中间元件，所述中间元件可连接于所述掩模接触元件与所述上部部分之间。孔隙的形状和尺寸可对应于EUVL掩模的图案转移区域的形状和尺寸。耦接模块可经成形并经确定尺寸，使得一旦至少一个掩模接触元件接触EUVL掩模的上部部分，那么夹盘接触元件接触支撑EUVL掩模的夹盘。当EUVL掩模可与耦接模块对准而定位于夹盘上时，耦接模块在EUVL掩模的上部部分与夹盘之间提供至少一个导电路径。当EUVL掩模可定位于夹盘上时，耦接模块可遮挡EUVL掩模的边缘。至少一个掩模接触元件可包含弹簧。上部部分与中间元件的底部末端之间的高度差可小于EUVL掩模的高度。掩模接触元件定位成在图案转移区域外部的位置处接触EUVL掩模。一旦耦接模块可放置于EUVL掩模上，那么孔隙曝露出图案转移区域。中间元件可经成形以围绕EUVL掩模。中间元件可经成形以在耦接模块放置于EUVL掩模上时接触EUVL掩模的至少一个侧壁。耦接模块可围绕EUVL掩模的中心对称。耦接模块可由不锈钢制成。或者，耦接模块的导电元件可由不锈钢制成。至少一个导电路径可通过非导电耦接模块的导电涂层形成。至少一个导电路径可包含多个导电路径。至少一个掩模接触元件可经布置以在耦接模块放置于EUVL掩模上时松散地接触夹盘。耦接模块包含彼此隔离的多个耦接模块导电部分，其中不同耦接模块导电部分耦接至不同掩模接触元件，其中每一掩模接触元件将耦接模块导电部分电气耦接至EUVL掩模。可提供一种用于检查极紫外(EUVL)掩模的方法。所述方法可包括:将EUVL掩模和耦接模块放置于夹盘上，其中所述耦接模块电气耦接EUVL掩模的上部部分和夹盘；和通过带电粒子束扫描EUVL掩模的图案转移区域的至少一部分，所述带电粒子束通过由耦接模块的上部部分界定的孔隙，同时夹盘、耦接模块和带电粒子束位于真空腔室中。附图说明将参照附图仅以举例的方式描述本专利技术的进一步细节、方面和实施例。在附图中，相似的元件符号用以标识相似的或功能上类似的元件。为简单且清晰之目的而图示图中元件，并且图中元件未必按比例绘制。图1为现有技术EUVL掩模和夹盘的侧视图。图2图示根据本专利技术的实施例的夹盘、EUVL掩模和耦接模块；图3图示根据本专利技术的另一实施例的夹盘、EUVL掩模和耦接模块；图4图示根据本专利技术的又一实施例的夹盘、EUVL掩模和耦接模块；图5图示根据本专利技术的另一实施例的夹盘、EUVL掩模和耦接模块；图6图示根据本专利技术的又一实施例的夹盘、EUVL掩模和耦接模块；图7为根据本专利技术的另一实施例的耦接模块的俯视图；图8和图9图示根据本专利技术的实施例，将耦接模块放置于EUVL掩模上和将EUVL掩模和耦接模块放置于夹盘上的工艺中的两个阶段；图10至图12图示根据本专利技术的实施例的夹盘、EUVL掩模和耦接模块；图13图示根据本专利技术的实施例的EUVL掩模和耦接模块；图14包括根据本专利技术的实施例的EUVL掩模和耦接模块的俯视图，并且还包括根据本专利技术的实施例的耦接模块的横截面视图；图15为根据本专利技术的实施例的EUVL掩模、测量装置、电压供应器和耦接模块的俯视图；图16为根据本专利技术的实施例的EUVL掩模、夹盘和耦接模块的俯视图；图17为根据本专利技术的实施例的EUVL掩模和耦接模块的俯视图；图18为根据本专利技术的实施例的方法的流程图；图19为根据本专利技术的实施例的方法的流程图；和图20至图25图示根据本专利技术的各种实施例的EUVL掩模和耦接模块。具体实施例方式在本说明书的结论部分中特定指出并清楚地主张被视为本专利技术的主题。然而，在结合附图阅读时，参考以下详细描述可更好地理解关于操作的组织和方法两者的专利技术，以及本专利技术的目标、特征和优点。在以下详细描述中，阐述众多特定细节以提供对本专利技术的透彻理解。然而，本领域的技术人员将理解，可在不具有这些特定细节的情况下实践本专利技术。在其它情况下，并未详细描述熟知的方法、程序和组件，以免混淆了本专利技术。各示耦接模块的上部部分为平坦表面。应注意，上部部分可为上表面或具有任何其它形状。当EUVL掩模定位于夹盘上并与耦接模块对准时，耦接模块为具有导电部分的模块，所述导电部分预期为EUVL掩模与夹盘之间导电路径的一部分。导电模块可为导电框架但可具有其它形式或形状。可用不同成像技术检查EUVL掩模10的上部部分(顶层，包括层16和层14)，所述成像技术可包括通过电子束(e-beam)或离子束成像技术进行的EUVL掩模检查。在真空腔室内部执行通过电子束或离子束进行的检查。EUVL掩模10插入至真空腔室(未图示)中，并且EUVL掩模10定位于夹盘50上，夹盘50可位于平台的顶部上，所述平台诸如(但不限于)XY平台。在检查期间，在电子束或离子束下方平移EUVL掩模10 (沿X方向和/或Y方向移动)。如上文所提及，EUVL掩模10的上部部分由导电层(14和16)制成，所述导电层位于非导电层12的顶部上。后者可相对较厚(约6mm)并且可由石英板制成。用带电粒子束扫描EUVL掩模10可能造成电荷聚集。为了消除EUVL掩模检查期间的电荷聚集(电荷聚集可能造成损伤)，EUVL掩模的上部部分应电气耦接至夹盘50，因为夹盘50导电。夹盘50 (尤其是夹盘底座)可连接至所需要的电势。例如，夹盘50可接地。可提供耦接模块，所述耦接模块使在如下检查期间EUVL掩模的上部部分能够电连接至夹盘。耦接模块可在EUVL掩模搬运工艺期间放置于EUVL掩模上方。耦接模块可自上方打开(所述耦接模块可界定孔隙，所述孔隙曝露EUVL掩模10的图案转移区域11)，但耦接模块在可位于图案转移区域外部(诸如，在EUVL本文档来自技高网...

【技术保护点】
一种用于将极紫外(EUVL)掩模耦接至夹盘的耦接模块，所述耦接模块包含：上部部分，所述上部部分界定孔隙；至少一个掩模接触元件；夹盘接触元件；和中间元件，所述中间元件连接于所述掩模接触元件与所述上部部分之间；其中所述孔隙的形状和尺寸对应于所述EUVL掩模的图案转移区域的形状和尺寸；其中所述耦接模块经成形并经确定尺寸，使得一旦所述至少一个掩模接触元件接触所述EUVL掩模的上部部分，那么所述夹盘接触元件接触支撑所述EUVL掩模的夹盘；和其中当所述EUVL掩模与所述耦接模块对准而定位于所述夹盘上时，所述耦接模块在所述EUVL掩模的所述上部部分与所述夹盘之间提供至少一个导电路径。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：I·克里夫玆，I·阿夫内里，Y·尤塞尔，N·本戴维，I·霍尔克曼，I·耶尔，Y·巴松，
申请(专利权)人：应用材料以色列公司，
类型：发明
国别省市：以色列;IL