高速宽带FSK解调电路制造技术

本发明专利技术公开了一种简单高速宽带FSK解调电路，包括：一个时钟再生器，时钟再生器将接收到的模拟FSK载波信号转换为数字FSK载波信号；上升沿延时单A，其于时钟再生器相连接，产生一个上升沿延时后输出；锁存器，其与延时单元A和时钟再生器相连接，利用时钟再生器的输出信号控制锁存器时钟，上升沿延时单元A的输出信号作为输入；反相器，其与锁存器相连接，将锁存器输出进行反相；上升沿延时单元B，其与反相器相连接，将反相器输出信号进行延时，得到FSK解调信号。本发明专利技术提供了一种简单高速宽带FSK解调电路，有效减小芯片面积和功耗，达到高速宽带要求。

【技术实现步骤摘要】

本专利技术主要涉及到无线通讯系统FSK解调电路设计领域，特指一种简单高速宽带的FSK解调电路。
技术介绍
频移键控(Frequency-Shift Keying，FSK)是利用载波频率变化来传递数字信息，是一种数字调制技术。它的主要优点在于实现起来比较容易，抗噪声与抗衰减的性能较好。在无线通讯系统中得到了广泛的应用。最常见的是用两个频率承载二进制I和O的双频FSK系统。在二进制FSK中，幅度恒定不变的载波信号的频率随着输入码流的变化而切换。对于FSK信号的解调方式很多:模拟解调方式有全差分FSK解调和参考差分FSK解调。全差分FSK解调是利用不同偏置电流对不同的电容进行充电，根据电容上充电电压差值的大小通过比较器判决数据是I还是O。参考差分FSK解调是将FSK载波信号控制偏置电流对电容充电，根据电容上充电电压与参考电压通过比较器判决数据是I还是O。由于模拟解调方式需要高阶滤波器来获得陡峭的截止频率，因而带宽较低，且其传输速率也较低。数字解调方式通常有过零点检测、正交相乘等，过零点检测解调方式适用于非常低速率的应用，性能相对较差。正交相乘解调方式需要面积较大的乘法器以及高阶数字滤波器，成本较高，电路也较复杂。另外FSK解调电路还可以采用锁相环PLL的方式实现，包括模拟PLL和数字PLL0这类解调电路同样有诸多缺点，比如不适合高速率应用，功耗较大，电路复杂，成本较闻。近几年来，植入式电子系统已经成为生物医学电子学中一个极为重要的组成部分。而作为植入式系统的一个最重要的指标就是要求体积能做到尽可能小，不影响生命体的正常生理活动，且功耗要尽可能小。在这个系统中通常会采用FSK调制的收发方式实现数据的传输。这就也要求FSK解调电路具有简单、高速、宽带应用的特点。
技术实现思路
本专利技术解决现有植入式电子系统结构复杂、功耗大、体积大的缺点，提供了一种结构简单、功耗小、体积小的高速宽带的FSK解调电路。它只采用简单的锁存器、延时单元和反相器电路，适用于宽带高速率数据传输，有效减小芯片面积和功耗，降低成本，特别适用于植入式电子系统应用中。高速宽带FSK解调电路:其特征在于，包括依次连接的时钟再生器、上升沿延时单元A、锁存器、反相器、上升沿延时单元B，所述的时钟再生器，时钟再生器将模拟FSK载波信号转化为数字FSK载波信号；上升沿延时单元A，其与时钟再生器相连接，通过控制偏置电流大小控制延时单元的延时，使数字FSK载波信号的上升沿产生一定的延时；延时时间Td与FSK载波信号的两个频率之间有这样的关系=IAfciCTcKlAf1,以便将数字FSK载波信号就转变为高频处变为低电平，低频处变为周期为，脉冲宽度为IAf1-Td的波形；锁存器，其与时钟再生器和上升沿延时单元A相连接，数字FSK载波信号作为锁存器的时钟，上升沿延时单元A的输出信号作为锁存器的输入信号；用以处理上升沿延时单元A输出信号的脉冲宽度，得到的脉冲宽度与原始数据相比有Td的差距；反相器，其与锁存器相连接，将锁存器的输出信号进行反相；上升沿延时单元B，其与反相器相连接，将反相器的输出信号的上升沿进行延时，延时大小与上升沿延时单元A相同，输出为FSK解调信号。进一步，采用上升沿延时单元A，检测数字FSK载波信号中较低的频率，利用锁存器，产生一定的脉冲宽度，利用反相器反相后，再采用上升沿延时单元B，补偿脉冲宽度，得到完整的FSK解调信号，实现FSK解调。延时时间Td与FSK载波信号的两个频率之间有这样的关系:IAfciCTcKlZ^f1，这样较高频率的脉冲就淹没在延时中，而较低频率的脉冲宽度减少了 Td，于是数字FSK载波信号就转变为高频处变为低电平，低频处变为周期为，脉冲宽度为IAf1-Td的波形与现有技术相比，本专利技术的优点就在于:本专利技术的简单高速宽带FSK解调电路，结构简单，不需要额外的时钟信号，仅利用延时和所存，即可实现FSK信号的解调，且能通过调整延时单元的偏置电流，实现FSK解调电路较宽的应用范围，其传输数据速率最高可达FSK低载波频率的一半。附图说明图1是本专利技术的FSK解调电路示意图；图2是本专利技术电路的解调过程波形示意图。具体实施例方式以下将结合附图和具体实施例对本专利技术做进一步详细说明。参照附图:高速宽带FSK解调电路:其特征在于，包括依次连接的时钟再生器、上升沿延时单元A、锁存器、反相器、上升沿延时单元B，所述的时钟再生器，时钟再生器将模拟FSK载波信号转化为数字FSK载波信号；上升沿延时单元A，其与时钟再生器相连接，通过控制偏置电流大小控制延时单元的延时，使数字FSK载波信号的上升沿产生一定的延时；延时时间Td与FSK载波信号的两个频率之间有这样的关系=IAfciCTcKlAf1,以便将数字FSK载波信号就转变为高频处变为低电平，低频处变为周期为，脉冲宽度为IAf1-Td的波形； 锁存器，其与时钟再生器和上升沿延时单元A相连接，数字FSK载波信号作为锁存器的时钟，上升沿延时单元A的输出信号作为锁存器的输入信号；用以处理上升沿延时单元A输出信号的脉冲宽度，得到的脉冲宽度与原始数据相比有Td的差距；反相器，其与锁存器相连接，将锁存器的输出信号进行反相；上升沿延时单元B，其与反相器相连接，将反相器的输出信号的上升沿进行延时，延时大小与上升沿延时单元A相同，输出为FSK解调信号。采用上升沿延时 单元A，检测数字FSK载波信号中较低的频率，利用锁存器，产生一定的脉冲宽度，利用反相器反相后，再采用上升沿延时单元B，补偿脉冲宽度，得到完整的FSK解调信号，实现FSK解调。延时时间Td与FSK载波信号的两个频率之间有这样的关系:IAfciCTcKlZ^f1，这样较高频率的脉冲就淹没在延时中，而较低频率的脉冲宽度减少了 Td，于是数字FSK载波信号就转变为高频处变为低电平，低频处变为周期为，脉冲宽度为IAf1-Td的波形本专利技术提供了一种简单高速宽带的FSK解调电路，该解调电路无需额外时钟，也无需在内部产生固定时钟信号，仅采用延时单元和锁存器即可实现FSK载波信号的检测、解调。电路结构简单，占用芯片面积较小，功耗也较低。并且本专利技术的延时单元可通过偏置电流进行改变，可适用于不同载波频率的FSK接收机系统中，应用频率范围较宽。同时，其最大传输速率可达FSK较低载波频率的一半，可应用于高速率数据传输应用中。如图1所示，本专利技术的一种简单高速宽带FSK解调电路，它包括时钟再生器、上升沿延时单元A、锁存器、反相器、上升沿延时单元B15Cl和C2为接收机接收到的模拟FSK载波信号，经过时钟再生器电路后，输出数字FSK载波信号。可以发现，有用信息的O和I表现为不同频率的数字脉冲，设较高频&的两个周期代表1，较低频的一个周期代表0，&=2&。上升沿延时单元A产生一个上升沿延时Td的作用，且，这样数字FSK载波信号的高频脉冲就淹没在延时T d中，而低频部分的脉冲宽度减少了 Td。于是数字FSK载波信号的两个频率就被检测出来了。接着的锁存器用数字FSK载波信号控制，用来调整上升沿延时单元A的输出脉冲宽度，但相比原始数据脉冲而言有Td的差距。反相器将锁存器的输出反相。上升沿延时单元B同样产生一个上升沿延时略大于Td的作用，补偿脉冲宽度和锁存器延时误差，从而得到完本文档来自技高网...

【技术保护点】
高速宽带FSK解调电路：其特征在于，包括依次连接的时钟再生器、上升沿延时单元A、锁存器、反相器、上升沿延时单元B，所述的时钟再生器，时钟再生器将模拟FSK载波信号转化为数字FSK载波信号；上升沿延时单元A，其与时钟再生器相连接，通过控制偏置电流大小控制延时单元的延时，使数字FSK载波信号的上升沿产生一定的延时；延时时间Td与FSK载波信号的两个频率之间有这样的关系：1/2f0

【技术特征摘要】
1.速宽带FSK解调电路:其特征在于，包括依次连接的时钟再生器、上升沿延时单元A、锁存器、反相器、上升沿延时单元B， 所述的时钟再生器，时钟再生器将模拟FSK载波信号转化为数字FSK载波信号； 上升沿延时单元A，其与时钟再生器相连接，通过控制偏置电流大小控制延时单元的延时，使数字FSK载波信号的上升沿产生一定的延时；延时时间Td与FSK载波信号的两个频率之间有这样的关系=IAfciCTcKlAf1,以便将数字FSK载波信号就转变为高频处变为低电平，低频处变为周期为，脉冲宽度为IAf1-Td的波形； 锁存器，其与时钟再生器和上升沿延时单元A相连接，数字FSK载波信号作为锁存...

【专利技术属性】
技术研发人员：周海峰，李秀梅，董文，崔华健，
申请(专利权)人：杭州师范大学，
类型：发明
国别省市：