一种素域椭圆曲线加密的点乘加速电路制造技术

一种素域椭圆曲线加密的点乘加速电路，用于计算Q＝k·P，其中k为计算点乘的次数，P点是椭圆曲线上的一个点，Q点是椭圆曲线上的另一个点；包括初始化寄存器、点加运算模块、点减运算模块、倍点运算模块、移位寄存器、比较器、二选一选择器和结果寄存器，其中点加运算模块、点减运算模块、倍点运算模块和移位寄存器并行执行。本发明专利技术通过对NAF(k)的右移操作和对NAF(k)是否为“0”的判断，来控制点加和倍点的运算次数，NAF(k)为k的非相邻表示型数值。当k的值为“0”时点加运算将会自动终止，节省了运算时间。本发明专利技术的加速电路比固定地执行2m次点操作要灵活得多，算法在实现任意位长的点乘运算时只需要一个2m位的移位器和相应的控制电路，资源需求少，适合在FPGA或者ASIC中实现。

【技术实现步骤摘要】

本专利技术提供一种素域椭圆曲线加密算法的点乘加速电路硬件结构，属于对复杂计算的硬件加速领域。
技术介绍
椭圆曲线密码(ECC)是1985年由N.Koblitz和V.Miller提出的。椭圆曲线密码属于公钥密码体制，它的安全性建立在椭圆曲线离散对数问题(ECDLP)的困难性之上，而现在求解E⑶LP最好的算法具有全指数时间复杂度，这意味着对于达到期望的安全程度，椭圆曲线密码可以使用较RSA密码更短的密钥。由于密钥短的优点使得椭圆曲线加解密不仅速度快，而且还能节省能源、带宽和存储空间。具体到椭圆曲线的加密算法的整个计算过程，点乘运算是最耗时的部分。本
亟待改进这一部分的加速电路硬件结构。
技术实现思路
本专利技术针对传统硬件或者软件算法上点乘运算效率低下的问题，提供了一种点乘加速电路结构，能够明显提高点乘运算的速度并能减少硬件使用资源。本专利技术提供一种素域椭圆曲线加密的点乘加速电路，用于计算Q = k.Ρ，其中k为计算点乘的次数，P点是椭圆曲线上的一个点，Q点是椭圆曲线上的另一个点，其特征在于:包括初始化寄存器、点加运算模块、点减运算模块、倍点运算模块、移位寄存器、比较器、二选一选择本文档来自技高网...

【技术保护点】
一种素域椭圆曲线加密的点乘加速电路，用于计算Q＝k·P，其中k为计算点乘的次数，P点是椭圆曲线上的一个点，Q点是椭圆曲线上的另一个点，其特征在于：包括初始化寄存器、点加运算模块、点减运算模块、倍点运算模块、移位寄存器、比较器、二选一选择器和结果寄存器，点加运算模块、点减运算模块、倍点运算模块和移位寄存器并行执行；所述初始化寄存器，输入端输入Q点初始化的值，Q点初始化的值为横纵坐标都为零，输出端分别接到点加运算模块和点减运算模块；所述点加运算模块，用于计算Q=Q+P，输入端接到初始化寄存器的输出端，输出端接到二选一选择器；所述点减运算模块，用于计算Q=Q?P，输入端接到初始化寄存器的输出端，输出...

【技术特征摘要】
1.一种素域椭圆曲线加密的点乘加速电路，用于计算Q = k.P，其中k为计算点乘的次数，P点是椭圆曲线上的一个点，Q点是椭圆曲线上的另一个点，其特征在于:包括初始化寄存器、点加运算模块、点减运算模块、倍点运算模块、移位寄存器、比较器、二选一选择器和结果寄存器，点加运算模块、点减运算模块、倍点运算模块和移位寄存器并行执行； 所述初始化寄存器，输入端输入Q点初始化的值，Q点初始化的值为横纵坐标都为零，输出端分别接到点加运算模块和点减运算模块； 所述点加运算模块，用于计算Q=Q+P，输入端接到初始化寄存器的输出端，输出端接到二选一选择器； 所述点减运算模块，用于计算Q=Q_P，输入端接到初始化寄存器的输出端，输出端接到二选一选择器； 所述倍点运算模块，输入端输入椭圆曲线上P点坐标，即P点的横纵坐标...

【专利技术属性】
技术研发人员：江先阳，周正，李彬，唐从学，
申请(专利权)人：武汉大学，
类型：发明
国别省市：