一种CMOS数据清除电路制造技术

本实用新型专利技术涉及一种CMOS数据清除电路，用于清除一电脑的CMOS数据，包括第一电子开关、第二电子开关、第一电阻、第二电阻、第三电阻、第二电容；所述第一电子开关的第三端通过第一电阻连接所述电脑的系统电源，第二端接地，第一端分别连接第一电子开关的第三端和第二电容的一端；所述第二电容的另一端接地；所述第二电子开关的第三端通过第二电阻连接所述电脑的第一备用电源，第二端接地，第一端通过第三电阻连接所述电脑的第二备用电源；所述第二电子开关的第一端还连接至所述电脑的一硬件复位端，所述第一电子开关的第三端还连接至所述电脑的一CMOS芯片的数据复位端。实施本实用新型专利技术可方便的清除电脑的CMOS数据。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

—种CMOS数据清除电路
本技术涉及主板电路领域，更具体地说，涉及一种CMOS数据清除电路。
技术介绍
当电脑主板的CMOS设置不对的时候会导致主板不能正常开机，这时需要把CMOS 的设置清除。通常做法是，人们先把机箱打开，再利用其在主板上的跳线来清除CMOS芯片 中的CMOS数据。电脑主板上最常见的一种键帽式跳线，键帽式跳线由底座和键帽组成。跳 线的底座上设置有若干不连通的引脚，相邻的两根引脚之间可通过跳线的键帽电性连接以 实现供电电路对CMOS芯片的正常供电，保证CMOS芯片中的CMOS数据不会丢失。当电脑 出现故障时，用户可将键帽从底座取下并安装在另外两个引脚之间以清除CMOS芯片中的 CMOS数据。这就需要拆开机箱，找到清除CMOS数据的跳线位置，再进行跳线操作，给用户带 来极大的不便。
技术实现思路
本技术要解决的技术问题在于，针对现有技术的在清除CMOS数据时，需要拆 开电脑，然后进行跳线操作，给用户带来不便的缺陷，提供一种可方便用户操作的CMOS数 据清除电路。本技术解决其技术问题所采用的技术方案是提供一种CMOS数据清除电路， 用于清除一电脑的CMOS数据，包括第一电子开关、第二电子开关、第一电阻、第二电阻、第 三电阻、第二电容；所述第一电子开关的第三端通过第一电阻连接所述电脑的系统电源， 第二端接地，第一端分别连接第一电子开关的第三端和第二电容的一端；所述第二电容的 另一端接地；所述第二电子开关的第三端通过第二电阻连接所述电脑的第一备用电源，第 二端接地，第一端通过第三电阻连接所述电脑的第二备用电源；所述第二电子开关的第一 端还连接至所述电脑的一硬件复位端，所述第一电子开关的第三端还连接至所述电脑的一 CMOS芯片的数据复位端。在本技术所述的CMOS数据清除电路中，所述第二电子开关的第一端与所述 电脑前面板的一复位按键相连，当操作所述复位按键时，所述硬件复位端被触发。在本技术所述的CMOS数据清除电路中，还包括第四电阻和第五电阻，所述第 四电阻的一端分别连接第一电子开关的第一端和第五电阻的一端，第四电阻的另一端接 地；所述第五电阻的另一端连接第二电子开关的第三端。在本技术所述的CMOS数据清除电路中，还包括第一电容，所述第一电容的一 端连接第一电子开关的第三端，另一端接地。在本技术所述的CMOS数据清除电路中，所述第一电子开关是NPN三极管，其 第一端、第二端、第三端分别为基极、发射极、集电极。在本技术所述的CMOS数据清除电路中，所述第二电子开关是N沟道MOS型场 效应管，其第一端、第二端、第三端分别为栅极、源极、漏极。实施本技术的CMOS数据清除电路，具有以下有益效果通过触发所述电脑的 硬件复位端，控制第二电子开关截止，第一电子开关导通，进而触发所述数据复位端，以清 除所述电脑的CMOS数据，避免了拆开机箱等繁琐步骤，给用户带来了方便，操作简单。附图说明下面将结合附图及实施例对本技术作进一步说明，附图中图1是本技术的CMOS数据清除电路的电路结构图。具体实施方式为了使本技术的目的更加清楚明白，以下结合附图及实施例，对本技术 进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不 用于限定本技术。如图1所示，本技术的CMOS数据清除电路的电路结构图，用于清除一电脑的 CMOS数据，包括第一电子开关、第二电子开关、第一电阻R1、第二电阻R2、第三电阻R3、第 四电阻R4、第五电阻R5、第一电容Cl、第二电容C2 ;在具体实施过程中，第一电子开关米用 NPN三极管Ql，第二电子开关采用N沟道MOS型场效应管Q2。NPN三极管Ql的集电极通过第一电阻Rl连接电脑的系统电源+VCCRTC，发射极接 地，集电极分别连接场效应管Q2的漏极和第二电容C2的一端；第二电容C2的另一端接地； 场效应管Q2的漏极通过第二电阻R2连接该电脑的第一备用电源+V5SB，源极接地，栅极通 过第三电阻R3连接该电脑的第二备用电源+V3. 3SB ;场效应管Q2的栅极还连接至该电脑 的一硬件复位端FP_RST#，三极管Ql的集电极还连接至该电脑的一 CMOS芯片20的数据复 位端RTCRST#。场效应管Q2的栅极与该电脑前面板的一复位按键10相连，当操作该复位按 键10时，硬件复位端FP_RST#被触发。第四电阻R4的一端分别连接三极管Ql的第一端和 第五电阻R5的一端，第四电阻R4的另一端接地；第五电阻R5的另一端连接至场效应管Q2 的漏极。第一电容Cl 一端连接三极管Ql的集电极，另一端接地。在具体工作工作过程中，复位按键10是接电脑机箱的复位按键。当该电脑上电但 未开机时，第二备用电源+V3. 3SB输出一电压，当复位按键10没有按下时,硬件复位端FP_ RST#为高电平，场效应管Q2导通，第二电容C2正极对地电压为0，三极管Ql截止，数据复 位端RTCRST#未被触发，不能清除CMOS芯片20的数据。当该电脑上电但未开机时，且复位 按键10被长按下时，硬件复位端FP_RST#为低电平，场效应管Q2截止，第一备用电源+5VSB 通过第二电阻R2向第二电容C2充电，随着第二电容C2正极对地电压升高，B点电压也跟 着升高，当B点电压达到三极管Ql的导通电压时，三极管Ql导通，三极管Ql的集电极输出 低电平，即触发数据复位端RTCRST#为低电平，此时CMOS芯片20的CMOS数据被清除。当 复位按键10被松开时，场效应管Q2导通，第二电容C2瞬间放电完毕，三极管Ql的基极为 低电平，因此三极管Ql截止，系统电源VCCRTC通过第一电阻Rl输出一电压，使得数据复位 端RTCRST#为高电平，即数据复位端RTCRST#未被触发，无法清除CMOS芯片20的CMOS数 据。在实施过程中，长按复位按键10可把CMOS芯片20的CMOS数据清除，长按的时间 可以通过调整第二电阻R2、第二电容C2、第四电阻R4和第五电阻R5的值来调整。当该电脑在开机的时候，短暂按下复位按键10时，由于第二电容C2需要充电的时 间长，三极管Ql不能马上导通，因此不会触发数据复位端RTCRST#，不会清除CMOS数据。由 此可以看出短暂按下复位按键10只起到对电脑主板的复位作用，而不会清除CMOS数据。通过使用本技术的CMOS数据清除电路，可以通过长按电脑前面板的复位按 钮10来触发硬件复位端FP_RST#，控制场效应管Q2截止，进而控制三极管Ql导通，进而触 发数据复位端RTCRST#，以清除该电脑的CMOS数据，避免在需要清除CMOS数据时拆开机箱， 给用户带来了方便，且不影响复位按钮10原来的复位作用。复位按键10的长按时间可根 据实际需要调整。以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本 技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术 的保护范围之内。本文档来自技高网...

【技术保护点】
一种CMOS数据清除电路，用于清除一电脑的CMOS数据，其特征在于，包括第一电子开关、第二电子开关、第一电阻、第二电阻、第三电阻、第二电容；所述第一电子开关的第三端通过第一电阻连接所述电脑的系统电源，第二端接地，第一端分别连接第一电子开关的第三端和第二电容的一端；所述第二电容的另一端接地；所述第二电子开关的第三端通过第二电阻连接所述电脑的第一备用电源，第二端接地，第一端通过第三电阻连接所述电脑的第二备用电源；所述第二电子开关的第一端还连接至所述电脑的一硬件复位端，所述第一电子开关的第三端还连接至所述电脑的一CMOS芯片的数据复位端。

【技术特征摘要】
1.一种CMOS数据清除电路，用于清除一电脑的CMOS数据，其特征在于，包括第一电子开关、第二电子开关、第一电阻、第二电阻、第三电阻、第二电容；所述第一电子开关的第三端通过第一电阻连接所述电脑的系统电源，第二端接地，第一端分别连接第一电子开关的第三端和第二电容的一端；所述第二电容的另一端接地；所述第二电子开关的第三端通过第二电阻连接所述电脑的第一备用电源，第二端接地，第一端通过第三电阻连接所述电脑的第二备用电源；所述第二电子开关的第一端还连接至所述电脑的一硬件复位端，所述第一电子开关的第三端还连接至所述电脑的一 CMOS芯片的数据复位端。2.根据权利要求1所述的CMOS数据清除电路，其特征在于，所述第二电子开关的第一端与所述电脑前面板的一复位按键相连，当操作所述...

【专利技术属性】
技术研发人员：阮仕涛，
申请(专利权)人：深圳市祈飞科技有限公司，
类型：实用新型
国别省市：