开环控制电路和被配置成驱动低侧驱动器的电路制造技术

本实用新型专利技术涉及一种开环控制电路和被配置成驱动低侧驱动器的电路。一种开环控制电路，包括：低侧驱动器，包括在低侧电压节点处与第二晶体管串联耦合的第一晶体管，低侧电压节点被配置成耦合到负载；还包括电容、电压缓冲器电路、第一电流源和第一开关。一种被配置成驱动低侧驱动器的电路，所述低侧驱动器包括耦合在负载的低侧电压节点与参考电压之间的驱动晶体管，包括第一电路及上述的电容、电压缓冲器电路、第一电流源和第一开关。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

开环控制电路和被配置成驱动低侧驱动器的电路
本技术大体上涉及功率驱动器电路及其操作，并且更具体而言涉及用于控制针对功率驱动器的控制信号的电流斜率的装置。
技术介绍
参考图1，其示出了功率驱动器电路100的电路示意图。电路100包括高侧驱动器 102和低侧驱动器104。高侧驱动器102的输出耦合到负载108的高侧节点106。低侧驱动器104的输出耦合到负载108的低侧节点110。在图1的示例性实现方式中，负载108是 IXD或者AMOLED类型的显示器面板，而高侧节点106和低侧节点110是显示器面板的电压供应节点。然而，将理解，负载108可以包括通过高侧和低侧两者驱动的任何适当的负载。高侧驱动器102包括串联连接的晶体管120和122的配对。晶体管120和122为通过它们的源极-漏极路径串联耦合的η沟道MOSFET类型。将理解，可以使用其他类型的晶体管作为替代，对η沟道MOSFET器件的参考仅是一个优选实现方式的示例。备选地，可以使用P沟道M0SFET、η沟道和ρ沟道MOSFET的组合、双极型器件和/或IGFET类型器件。晶体管120包括耦合到第一电源供应节点124的传导(漏极)端子和耦合到高侧节点106的传导(源极)端子。晶体管120的控制(栅极)端子耦合到第一控制节点126。 晶体管122包括耦合到高侧节点106的传导(漏极)端子和耦合到第二电源供应节点128 的传导(源极)端子。晶体管122的控制(栅极)端子耦合到第二控制节点130。低侧驱动器104包括串联连接的晶体管140和142的配对。晶体管140和142 为通过它们的源极-漏极路径串联耦合的η沟道MOSFET类型。将理解，可以使用其他类型的晶体管作为替代，对η沟道MOSFET的参考仅是一个优选实现方式的示例。备选地，可以使用 P沟道M0SFET、η沟道和ρ沟道MOSFET的组合、双极型器件和/或IGFET类型器件。晶体管140包括耦合到第三电源供应节点144的传导(漏极)端子和耦合到低侧节点110的传导(源极)端子。晶体管140的控制(栅极)端子耦合到第三控制节点146。 晶体管142包括耦合到低侧节点110的传导(漏极)端子和耦合到第四电源供应节点148 的传导(源极)端子。晶体管142的控制(栅极)端子耦合到第四控制节点150。第一电源供应节点124和第三电源供应节点144优选地耦合成接收高供应电压 (例如，Vddl和Vdd2)。基于电路应用，这些高供应电压例如可以是不同的高供应电压，或者相同的高供应电压。第二供应节点128和第四供应节点148优选地耦合成接收低供应电压。基于电路应用，这些低供应电压例如可以是不同的低供应电压，或者相同的低供应电压(例如，接地)。现在参照图2，其图示了在高侧节点106处的电压信号(电压信号Va)和在低侧节点Iio处的电压信号(电压信号Vb)的电压波形。这些波形专属于对其中负载108是LCD 或者AMOLED类型的显示器面板的图1的示例性实现方式。然而，将理解，具有类似的形状和定时的高侧波形和低侧波形可以可应用于其他类型的负载。在与复位(LCD或者AMOLED类型的)显示器面板负载108相关联的时段期间，通过 分别向晶体管120、122、140和142的第一、第二、第三和第四控制节点126、130、146和150 施加适当的控制信号来控制高侧驱动器102和低侧驱动器104，从而如在标记160处所示下 拉在高侧节点106处的电压(电压信号Va)。当在高侧节点106处的电压(电压信号Va) 返回为高时，复位时段终结。在与初始地下拉在高侧节点106处的电压相关联的第一时段 tl期间，重要的是运用对下降电压斜率的控制。具体而言，存在以如下方式控制斜率的需 要，该方式确保在电源驱动操作期间不引入电压/电流尖峰。在与(IXD或者AMOLED类型的)显示器面板负载108的发光相关联的时段时间， 通过分别向晶体管120、122、140和142的第一、第二、第三和第四控制节点126、130、146和 150施加适当的控制信号来控制高侧驱动器102和低侧驱动器104，从而如在标记162处所 示下拉在低侧节点110处的电压(电压信号Vb)。当在低侧节点110处的电压(电压信号 Vb)返回为高时，发光时段终结。在与初始地下拉在低侧节点110处的电压相关联的第二时 段t2期间，重要的是运用对下降电压斜率的控制。具体而言，存在以如下方式控制斜率的 需要，该方式确保在电源驱动操作期间不引入电压/电流尖峰。
技术实现思路
鉴于上述内容，本技术的实施例提供至少部分地解决上述技术问题的技术方案。在一个实施例中，提供一种开环控制电路，该电路包括低侧驱动器，包括在低侧 电压节点处与第二晶体管串联耦合的第一晶体管，所述低侧电压节点被配置成耦合到负 载；电容，配置成存储电压；电压缓冲器电路，具有耦合成接收由所述电容存储的所述电压 的输入，以及耦合成利用存储的电压驱动所述第二晶体管的控制节点的输出；第一电流源； 以及第一开关，耦合在所述第一电流源与所述电压缓冲器电路的所述输入之间，其中所述 第一开关被配置成由振荡的使能信号激励，以从所述第一电流源向所述电容循环地发送电 流，并且促使所述存储的电压的步进增加。优选地，所述使能信号是振荡的使能信号，以便循环地从所述第一电流源向所述 电容发送电流并且促使所述存储的电压的多步增加。优选地，还包括如下电路该电路被配置成感测所述第二晶体管的阈值电压并且 将所述感测的阈值电压作为存储在所述电容中的电压的初始值而存储。优选地，被配置成感测所述第二晶体管的所述阈值电压的所述电路包括电压感 测电路；以及第二开关，耦合在所述第二晶体管的所述控制节点与所述电压感测电路的输 入之间，并且被选择性地激励以允许所述电压感测电路感测在所述第二晶体管的所述控制 节点处的电压，所述感测的电压指示所述第二晶体管的所述阈值电压。优选地，被配置成感测所述第二晶体管的所述阈值电压的所述电路还包括第三 开关，耦合在所述第二晶体管的传导节点与中间节点之间；第四开关，耦合在所述中间节点 与所述第二晶体管的控制节点之间；其中当在电压感测操作期间感测在所述第二晶体管的 所述控制节点处的电压时，所述第二开关、第三开关和第四开关共同被选择性地激励。优选地，被配置成感测所述第二晶体管的所述阈值电压的所述电路还包括被配置 成向所述中间节点发源电流的第二电流源。优选地，所述电压感测电路包括模数转换器，并且其中被配置成感测所述第二晶 体管的所述阈值电压的所述电路还包括锁存器电路，所述锁存器电路被配置成存储在所述 第二晶体管的所述控制节点处的所感测的电压的数字值。优选地，被配置成感测所述第二晶体管的所述阈值电压的所述电路还包括数模转 换器，所述模数转换器被配置成将所述数字值转换模拟电压值。优选地，还包括温度感测电路，所述温度感测电路被配置成感测所述第二晶体管 的温度，所述数模转换器可操作以响应于所述感测的温度根据所述感测的温度来调节所述 第二晶体管的所述阈值电压。优选地，还包括第五开关，所述第五开关耦合在所述数模转换器的输出与所述电 压缓冲器电路的输入之间，所述第五开关被选择性地激励以传递所述模拟电压值用于作 为存储在所述电容中的初始值来本文档来自技高网...

【技术保护点】
一种开环控制电路，其特征在于，包括：低侧驱动器，包括在低侧电压节点处与第二晶体管串联耦合的第一晶体管，所述低侧电压节点被配置成耦合到负载；电容，配置成存储电压；电压缓冲器电路，具有耦合成接收由所述电容存储的所述电压的输入，以及耦合成利用所述存储的电压驱动所述第二晶体管的控制节点的输出；第一电流源；以及第一开关，耦合在所述第一电流源与所述电压缓冲器电路的所述输入之间，其中所述第一开关被配置成由使能信号激励，以从所述第一电流源向所述电容发送电流，并且促使所述存储的电压的步进增加。

【技术特征摘要】
1.一种开环控制电路，其特征在于，包括 低侧驱动器，包括在低侧电压节点处与第二晶体管串联耦合的第一晶体管，所述低侧电压节点被配置成耦合到负载； 电容，配置成存储电压； 电压缓冲器电路，具有耦合成接收由所述电容存储的所述电压的输入，以及耦合成利用所述存储的电压驱动所述第二晶体管的控制节点的输出； 第一电流源；以及 第一开关，耦合在所述第一电流源与所述电压缓冲器电路的所述输入之间，其中所述第一开关被配置成由使能信号激励，以从所述第一电流源向所述电容发送电流，并且促使所述存储的电压的步进增加。2.根据权利要求1所述的开环控制电路，其特征在于，所述使能信号是振荡的使能信号，以便循环地从所述第一电流源向所述电容发送电流并且促使所述存储的电压的多步增加。3.根据权利要求1所述的开环控制电路，其特征在于，还包括如下电路该电路被配置成感测所述第二晶体管的阈值电压并且将所述感测的阈值电压作为存储在所述电容中的电压的初始值而存储。4.根据权利要求3所述的开环控制电路，其特征在于，被配置成感测所述第二晶体管的所述阈值电压的所述电路包括 电压感测电路；以及 第二开关，耦合在所述第二晶体管的所述控制节点与所述电压感测电路的输入之间，并且被选择性地激励以允许所述电压感测电路感测在所述第二晶体管的所述控制节点处的电压，所述感测的电压指示所述第二晶体管的所述阈值电压。5.根据权利要求4所述的开环控制电路，其特征在于，被配置成感测所述第二晶体管的所述阈值电压的所述电路还包括 第三开关，耦合在所述第二晶体管的传导节点与中间节点之间； 第四开关，耦合在所述中间节点与所述第二晶体管的控制节点之间； 其中当在电压感测操作期间感测在所述第二晶体管的所述控制节点处的电压时，所述第二开关、第三开关和第四开关共同被选择性地激励。6.根据权利要求5所述的开环控制电路，其特征在于，被配置成感测所述第二晶体管的所述阈值电压的所述电路还包括被配置成向所述中间节点发源电流的第二电流源。7.根据权利要求4所述的开环控制电路，其特征在于，所述电压感测电路包括模数转换器，并且其中被配置成感测所述第二晶体管的所述阈值电压的所述电路还包括锁存器电路，所述锁存器电路被配置成存储在所述第二晶体管的所述控制节点处的所感测的电压的数字值。8.根据权利要求7所述的开环控制电路，其特征在于，被配置成感测所述第二晶体管的所述阈值电压的所述电路还包括数模转换器，所述模数转换器被配置成将所述数字值转换模拟电压值。9.根据权利要求8所述的开环控制电路，其特征在于，还包括温度感测电路，所述温度感测电路被配置成感测所述第二晶体管的温度，所述数模转换器可操作以响应于所述感测的温度根据所述感测的温度来调节所述第二晶体管的所述阈值电压。10.根据权利要求8所述的开环控制电路，其特征在于，还包括第五开关，所述第五开关耦合在所述数模转换器的输出与所述电压缓冲器电路的输入之间，所述第五开关被选择性地激励以传递所述模拟电压值用于作为存储在所述电容中的初始值来存储。11.根据权利要求10所述的开环控制电路，其特征在于，还包括第六开关，所述第六开关耦合在所述缓冲器电路的所述输出与所述第二晶体管的所述控制节点之间；其中当将所述第二晶体管的所述控制节点预充电至所述第二晶体管的所述感测的阈值电压时，所述第五开关和所述第六开关共同被选择性地激励。12.根据权利要求11所述的开环控制电路，其特征在于，在所述存储的电压的步进增加期间，所述第五开关被解除激励，并且所述第六开关被激励。13.根据权利要求1所述的开环控制电路，其特征在于，还包括第二开关，耦合在所述电压缓冲器的所述输出与中间节点之间；第三开关，耦合在所述中间节点与所述电压缓冲器的所述输入之间；其中当将所述第二晶体管的所述控制节点预充电至预充电电压时，所述第二开关和所述第三开关共同被选择性地激励，所述预充电电压作为存储在所述电容中的电压的初始值而存储。14.根据权利要求13所述的开环控制电路，其特征在于，还包括控制晶体管，所述控制晶体管耦合在所述第二晶体管的控制节点与参考电压之间，所述控制晶体管具有被配置成接收驱动控制信号的控制节点，响应于所述驱动控制信号具有使所述控制晶体管截止的逻辑状态，所述第二开关和第三开关共同被选择性地激励。15.根据权利要求14所述的开环控制电路，其特征在于，还包括导通感测电路，所述导通感测电路被配置成感测所述第二晶体管的导通。16.根据权利要求15所述的开环控制电路，其特征在于，还包括如下逻辑电路该逻辑电路被配置成响应于所述导通感测电路感测到所述第二晶体管的导通而共同选择性地解除激励所述第二开关和所述第三开关。17.根据权利要求16所述的开环控制电路，其特征在于，所述导通感测电路包括比较器电路，所述比较器电路被配置成将在所述低侧电压节点处的第一电压与...

【专利技术属性】
技术研发人员：王蒙，黄涛涛，
申请(专利权)人：意法半导体研发深圳有限公司，
类型：实用新型
国别省市：