静音电路及具有该静音电路的电子设备制造技术

本发明专利技术公开了一种静音电路及具有该静音电路的电子设备，该静音电路由电阻R1~R4、PNP管Q1、NPN管Q2和NPN管Q3构成的静音控制子电路，以及由电阻R5~R8、NPN管Q4和PNP管Q5构成的音频电源上下电控制子电路。在利用音频电源上电控制子电路中的PNP管Q5对音频DAC进行上电，此时控制静音控制子电路中的PNP管Q1导通，并使NPN管Q2和NPN管Q3将该音频DAC的左右音频信号接地，使该音频DAC处于静音状态。本发明专利技术通过较少的元器件，且采用两个通用输入输出控制口分别控制音频DAC上电和静音控制子电路，在达到消除上电过程中运放发生从零到静态工作点变化时产生的爆音，同时降低了系统的成本。

【技术实现步骤摘要】

本专利技术涉及电路设计
，更具体的说，涉及一种静音电路及具有该静音电路的电子设备。
技术介绍
当前，电视正处于从模拟电视向数字电视的过渡阶段，为了保证模拟电视和数字电视之间的兼容性，多采用机顶盒将数字电视信号转换成模拟信号。在机顶盒中，首先，数字音频经音频解码器解码后，再由音频DAC(digital-to-analog converter,数字模拟转换器)将其转为模拟信号，最后，经运放滤波放大后送线性输出。通常情况下，机顶盒工作于单电源、非平衡模式，其内部电路需偏置在一个非零的静态工作点上。具体的，将机顶盒中的音频DAC偏置在略低于1/2VA的位置，VA为音频DAC的模拟电源电压，一般为3. 3V ;将机顶盒中的输出运放偏置在l/2Vcc的静态工作点上，Vcc为运放电源电压，通常为12V。为了隔离音频DAC和运放，以及运放和下游设备输入级之间不同的静态工作点，还需要在它们之间用电容进行耦合。但是采用上述方式设置电路，当机顶盒上电或下电时，音频DAC和运放输出会发生从零到静态工作点，或从静态工作点到零的瞬态变化。这一瞬态过程经隔直电容后变为满摆幅的冲击脉冲，会在功放和喇叭中产生很大的爆音。此外，音频DAC不仅会在上电、下电的过程中发生上述瞬态变化，即使在电源稳定后，音频DAC启动工作时，也会由于解码器时钟的打开、关闭或频率改变 发生瞬态变化，从而产生爆音。目前典型的用于机顶盒静音控制的电路通常由三部分电路组成，如图1所示 第一部分由电阻Rl，R2, R3及NPN管Ql组成，通过软件GPIO (通用输入/输出端口)控制音频DAC启动时的爆音；第二部分为上电、下电延时控制电路，由电阻R4，R5，电容Cl，C2，二极管D1，D2及PNP管Q2组成；第三部分为与音频LINE_0UT连接的控制部分，由电阻R6，R7及NPN管Q3，Q4组成。如图1所示的电路，其消除爆音的过程为当机顶盒开机上电时，电阻R4对电容Cl进行充电，二极管D2对电容C2进行充电，由于电容C2快速冲满，而电容Cl充电很慢，导致PNP管Q2导通，进而使NPN管Q3，Q4也导通，从而起到静音效果；当机顶盒关闭下电时，利用二极管D2不能反向导通的原理，电容C2上的静电泄放很慢，而电容Cl通过电阻R4及NPN管Ql放电，从而使PNP管Q2导通，使NPN管Q3，Q4也处于导通状态，从而达到静音效果；当机顶盒启动，在打开音频DAC之前，MUTE_CTL作为MCU (微处理器)的通用输出口处于高电平，通过NPN管Q1，电阻R3，R5使PNP管Q2导通，从而使NPN管Q3，Q4导通，从而达到消除音频DAC启动时的爆音；当音频DAC打开后，再把MUTE_CTL置低，恢复到正常工作模式。虽然采用现有技术中的电路可以解决开关机及音频DAC打开带来的爆音，但是，该电路在达到静音效果时存在元器件较多，成本高的缺点。其中，该电路共用了 15个元器件，其中还包括成本较高的两个IOUF电容和二极管，且由于元器件较多，需要面积较大的PCB (印制电路板)设置器件，进一步增加了成本。
技术实现思路
有鉴于此，本专利技术实施例的目的在于提供一种静音电路及具有该静音电路的电子设备，以克服现有技术中元器件较多，成本高的问题。为实现上述目的，本专利技术实施例提供如下技术方案一种静音电路，包括静音控制子电路和音频上下电控制子电路；所述静音控制子电路包括电阻Rl与电阻R2并联的公共端与片上系统的第一通用输出控制口 MUTE_CTL端连接；所述电阻Rl的另一端接地，所述电阻R2的另一端与PNP管Ql的基极连接；所述PNP管Ql的发射极连接电源，所述PNP管Ql的集电极与并联的电阻R3和电阻R4的公共端连接；所述电阻R3的另一端与所述NPN管Q2的基极连接；所述电阻R4的另一端与所述NPN管Q3的基极连接；所述NPN管Q2和NPN管Q3的发射极接地；所述NPN管Q2的集电极与音频数字模拟转换器DAC的音频输出右声道AUDI0_R端连接，所述NPN管Q3的集电极与所述音频DAC的音频输出左声道AUDI0_L端连接；所述音频上下电控制子电路包括电阻R5与电阻R6并联的公共端与片上系统的第二通用输出控制口 PWR_CTL端连接；所述电阻R6的另一端与NPN管Q4的基极连接，所述电阻R5的另一端与所述NPN 管Q4的发射极连接后接地；所述NPN管Q4的集电极与电阻R7串联，所述电阻R7的另一端分别与电阻R8的一端，及PNP管Q5的基极连接；所述电阻R8的另一端与所述PNP管Q5的发射极连接，所述PNP管Q5的集电极连接所述音频DAC的电源端。进一步，还包括与所述静音控制子电路，所述音频上下电控制子电路，以及所述片上系统分别连接的控制电路；所述控制电路在所述片上系统上电后，控制所述片上系统的PWR_CTL端输出闻电平，向所述音频DAC上电；控制所述片上系统的MUTE_CTL端输出低电平，致所述PNP管Ql导通，以使所述NPN管Q2和NPN管Q3将所述音频DAC的左右音频信号接地，使所述音频DAC处于静音状态。一种电子设备，包括上述所述的静音电路，以及与所述静音电路相连的音频DAC和片上系统。经由上述的技术方案可知，与现有技术相比，本专利技术实施例公开了一种静音电路及具有该静音电路的电子设备。通过利用上述本专利技术实施例公开的由电阻Rf R4、PNP管Ql、NPN管Q2和NPN管Q3构成的静音控制子电路，以及由电阻R5 R8、NPN管Q4和PNP管Q5构成的音频电源上电控制子电路。本专利技术通过上述成本较低，数量较少，占用PCB面积小的元器件，且采用两个GPIO分别控制音频DAC上电和静音控制子电路，在消除上电过程中运放会发生从零到静态工作点变化时产生的爆音的同时，实现降低系统成本的目的。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图1为现有技术中的静音电路的结构示意图；图2为本专利技术实施例公开的一种静音电路的结构示意图；图3为本专利技术实施例公开的静音电路中的静音控制子电路A的结构示意图；图4为本专利技术实施例公开的静音电路中的音频上下电控制子电路B的结构示意图；图5为本专利技术实施例二公开的另一种静音电路的结构示意图；图6为本专利技术实施例公开的一种电子设备的结构示意图。具体实施方式 为了引用和清楚起见，下文中使用的技术名词的说明、简写或缩写总结如下SoC System on Chip,系统级芯片，或片上系统；DAC :digital-to_analog converter,数字模拟转换器；PCB Printed Circuit Board,印制电路板；GPIO General Purpose Input Output,通用输入 / 输出端；PNP :是共阴极，即两个PN结的N结相连作为基极，另两个P结分别做集电极和发射极的三极管；NPN :是共阳极，即两个NP结的P结相连作为基极，另两个N结分别做集电极和发射极的三极管；DVB Digital Video Broadcasting,数字电视广播；IPTV 交本文档来自技高网...

【技术保护点】
一种静音电路，其特征在于，包括：静音控制子电路和音频上下电控制子电路；所述静音控制子电路包括：电阻R1与电阻R2并联的公共端与片上系统的第一通用输出控制口MUTE_CTL端连接；所述电阻R1的另一端接地，所述电阻R2的另一端与PNP管Q1的基极连接；所述PNP管Q1的发射极连接电源，所述PNP管Q1的集电极与并联的电阻R3和电阻R4的公共端连接；所述电阻R3的另一端与所述NPN管Q2的基极连接；所述电阻R4的另一端与所述NPN管Q3的基极连接；所述NPN管Q2和NPN管Q3的发射极接地；所述NPN管Q2的集电极与音频数字模拟转换器DAC的音频输出右声道AUDIO_R端连接，所述NPN管Q3的集电极与所述音频DAC的音频输出左声道AUDIO_L端连接；所述音频上下电控制子电路包括：电阻R5与电阻R6并联的公共端与片上系统的第二通用输出控制口PWR_CTL端连接；所述电阻R6的另一端与NPN管Q4的基极连接，所述电阻R5的另一端与所述NPN管Q4的发射极连接后接地；所述NPN管Q4的集电极与电阻R7串联，所述电阻R7的另一端分别与电阻R8的一端，及PNP管Q5的基极连接；所述电阻R8的另一端与所述PNP管Q5的发射极连接，所述PNP管Q5的集电极连接所述音频DAC的电源端。...

【技术特征摘要】
1.一种静音电路，其特征在于，包括静音控制子电路和音频上下电控制子电路； 所述静音控制子电路包括电阻Rl与电阻R2并联的公共端与片上系统的第一通用输出控制口 MUTE_CTL端连接；所述电阻Rl的另一端接地，所述电阻R2的另一端与PNP管Ql的基极连接； 所述PNP管Ql的发射极连接电源，所述PNP管Ql的集电极与并联的电阻R3和电阻R4的公共端连接； 所述电阻R3的另一端与所述NPN管Q2的基极连接；所述电阻R4的另一端与所述NPN管Q3的基极连接；所述NPN管Q2和NPN管Q3的发射极接地； 所述NPN管Q2的集电极与音频数字模拟转换器DAC的音频输出右声道AUDIO_R端连接，所述NPN管Q3的集电极与所述音频DAC的音频输出左声道AUDIO_L端连接； 所述音频上下电控制子电路包括电阻R5与电阻R6并联的公共端与片上系统的第二通用输出控制口 PWR_CTL端连接；所述电阻R6的另一端与NPN管Q4的基极连接，所述电阻R5的另一端与所述NPN管Q4的发射极连接后接地； 所述NPN管Q4的集电极与电阻R7串联，所述电阻R7的另一端分别与电阻R8的一端，及PNP管Q5的基极连接； 所述电阻R8的另一端与所述PNP管Q5的发射极连接，所述PNP管Q5的集电极连接所述音频DAC的电源端。2.根据权利要求1所述的电路，其特征在于，还包括与所述静音控制子电路，所述音频上下电控制子电路，以及所述片上系统分别连接的控制电路； 所述控制电路在所述片上系统上电后，控制所述片上系统的PWR_CTL端输出高电平，向所述音频DAC上电；控制所述片上系统的MUTE_CTL端输出低电平，致所述PNP管Ql导通，以使所述NPN管Q2和NPN管Q3将所述音频DAC的左右音频信...

【专利技术属性】
技术研发人员：解国明，辜克群，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：