用于存储设备中受控制的楔形间隔的系统和方法技术方案

一种用于存储设备中受控制的楔形间隔的系统和方法。本发明专利技术的各实施例提供用于数据处理的系统和方法。例如，本发明专利技术的一些实施例提供时钟发生系统，该时钟发生系统包括：第一时钟乘法器电路、第二时钟乘法器电路、模累加器电路以及数据时钟相位控制电路。第一时钟乘法器电路用来将基准时钟乘以第一乘数以得到第一域时钟，而第二时钟乘法器电路用来将基准时钟乘以第二乘数以得到第二时域时钟。模累加器电路用来得到指示所述第二域时钟的边沿从触发信号偏移的第二域时钟的分数量的值。数据时钟相位控制电路工作以将第二域时钟相移与分数量对应的相位值。

【技术实现步骤摘要】
用于存储设备中受控制的楔形间隔的系统和方法专利技术背景本专利技术涉及用于至/自存储介质存储和访问数据的系统和方法。一种典型的存储设备包括存储在存储介质上磁性表征的信息的磁性存储介质。头相对于存储介质设置，该头感测磁性表征的信息并提供与磁性表征信息对应的电信号。该电信号最终被传至数据检测电路，该数据检测电路执行一个或多个数据检测过程以恢复最初被写至存储介质的信息。保持在存储介质上的信息一般包括用户数据和同步数据两者。可认为用户数据是随机图案，而同步数据一般是定义图案，该定义图案可用来同步存储介质上数据的相位并设定合适增益以将其施加于从存储介质检取的数据。数据传输系统经常使用相似的传输数据方法，该方法传输那些可以视作用同步数据点缀的用户数据的随机区域。同样，同步数据通常是定义图案，该定义图案可用来同步存储介质上数据的相位并设定合适增益以将其施加于从存储介质检取的数据。通常利用锁相环以与同步数据同步。该方法一般是有效的，但可能需要相当长度的图案以正确地处理。这种图案长度浪费了存储介质上的空间，和/或减少了传输带宽。因此，至少为了前述原因，业内需要先进的用于数据处理的系统和方法。
技术实现思路
本专利技术涉及用于至/自存储介质存储和访问数据的系统和方法。本专利技术的各实施例提供时钟发生系统，该时钟发生系统包括第一时钟乘法器电路、第二时钟乘法器电路、模累加器电路以及数据时钟相位控制电路。第一时钟乘法器电路用来将基准时钟乘以第一乘数以得到第一域时钟，而第二时钟乘法器电路用来将基准时钟乘以第二乘数以得到第二域时钟。模累加器电路用来得到指示所述第二域时钟的边沿从触发信号偏移的第二域时钟的分数量的值。数据时钟相位控制电路工作以将第二域时钟相移与分数量对应的相位量。在前述实施例的一些范例中，该系统被实现为存储设备的一部分。在一些情形下，该存储设备是硬盘驱动器。在前述实施例的一个或多个范例中，系统实现为集成电路。在前述实施例的一些范例中，该系统还包括具有伺服楔和用户数据区的存储介质。在这些范例中，第一域时钟与伺服楔内的数据频率对应，而第二域时钟与用户数据区内的数据频率对应。在一些情形下，伺服楔包括扇区地址标记，而触发信号至少部分地基于扇区地址标记的识别而被断言。在前述实施例的一些范例中，触发信号被断言同步于第一域时钟。在前述实施例的一些范例中，该系统还包括舍入和定标电路。舍入和定标电路用于修正指示分数量的值，以遵循可由数据时钟相位控制电路实现的步长从而得到与该分数量对应的相位量。在前述实施例的各范例中，该相位量是第一相位量，而数据时钟相位控制电路用于将第二域时钟相移第二相位量并随后将第二域时钟相移第三相位量。第二相位量和第三相位量的组合得到第一相位量。本专利技术的其它实施例提供多域时钟发生的方法，该方法包括：接收触发信号；至少部分地基于触发信号，基于预期计数和实际计数之间的差计算频率误差；将基准时钟乘以第一乘数和从频率误差推导出的误差百分比以得到第一域时钟；将基准时钟乘以第二乘数和该误差百分比以得到第二域时钟；确定第二域时钟的边沿从触发信号偏移的第二域时钟的分数量；并将第二域时钟相移与分数量对应的相位量。在前述实施例的一些范例中，该方法还包括从存储介质访问数据。在这些范例中，存储介质包括伺服楔和用户数据区，第一域时钟与伺服楔中数据的频率对应，而第二域时钟与用户数据区中数据的频率对应。基于从伺服楔访问到的数据而接收触发信号。在一些情形下，伺服楔包括扇区地址标记，而触发信号至少部分地基于扇区地址标记的识别而被断言。在特定情形下，触发信号是同步于第一域时钟而接收的。在前述实施例的一些范例中，该方法还包括修正分数量以符合可由数据时钟相位控制电路实现的步长，所述数据时钟相位控制电路施加相移以得到与分数量对应的相位量。在各范例中，该相位量是第一相位量，而执行相移的数据时钟相位控制电路用于将第二域时钟相移第二相位量并随后将第二域时钟相移第三相位量。第二相位量和第三相位量的组合得到第一相位量。本专利技术的又一实施例提供数据存储设备，其包括：具有伺服楔和用户数据区的存储介质；相关于存储介质设置并用来感测来自存储介质的信息的读取头；以及读通道电路。该读通道电路包括：第一时钟乘法器电路、第二时钟乘法器电路、模累加器电路以及数据时钟相位控制电路。第一时钟乘法器电路用于将基准时钟乘以第一乘数以得到第一域时钟。第一域时钟与来自伺服楔的信息的频率对应。第二时钟乘法器电路用于将基准时钟乘以第二乘数以得到第二域时钟。第二域时钟与来自用户数据区的信息的频率对应。模累加器电路用来得到指示所述第二域时钟的边沿从触发信号偏移的第二域时钟的分数量的值。数据时钟相位控制电路用于将第二域时钟相移与分数量对应的相位量。该总述仅提供本专利技术某些实施例的一般概括。本专利技术许多其它目的、特征、优势和其它实施例将从下面的详细说明、所附权利要求以及附图中变得更为易懂。附图简述可通过参照附图来实现对本专利技术各实施例的进一步理解，这些实施例在本说明书剩余部分中描述。在附图中，在若干附图中使用相同的附图标记来表示相似的部件。在一些情况下，由小写字母构成的副标记关联于附图标记以表示多个相似部件中的一个。当参照附图标记而不指明已有的副标记时，这旨在表示所有这些多个相似的部件。图1a、1b和1c示出已有的存储介质连同所存储的信息；图2示出根据本专利技术一些实施例包括具有分数数据楔间隔电路的读通道电路的存储设备；图3示出根据本专利技术各实施例的分数数据楔间隔电路；图4是示出图3的分数数据楔间隔电路的示例操作的时序图；以及图5是示出根据本专利技术一些实施例的用于分数数据楔形间隔的方法的流程图。具体实施方式本专利技术涉及用于至/自存储介质存储和访问数据的系统和方法。本专利技术各实施例提供包括分数数据楔间隔电路的数据处理电路。该数据处理电路可包括盘锁定时钟电路，所述盘锁定时钟电路通过伺服楔中处理数据用的时钟来锁定用户数据区中的处理数据用的时钟(即，锁定至盘介质的转速)。这里使用的短语“伺服数据扇区”或“伺服楔”最广义地表示包含同步信息的存储介质区。另外，这里使用的短语“用户数据区”最广义地表示关于可写或读的一个或多个伺服楔设置的区域。执行每时钟一次的分数相位对准以使用于处理用户数据区内的数据的时钟分数地偏移，以使时钟至少一开始相对于用于处理来自伺服楔的数据的时钟处于一已知的相位关系。换句话说，该分数相位对准实现既可用于伺服时钟域又可用于用户数据时钟域的时钟，即使用于伺服数据区的时钟和用于用户数据区的时钟可任选地编程以工作在不同频率下。在一些情形下，时钟架构被设计成数据时钟周期的精确分数是已知的，该数据时钟周期要求使一个伺服楔适应于伺服楔间隔。转向图1a，其示出来自示例伺服楔的同步信息的一个示例，该同步信息在这里一般地表示为伺服楔100。如图所示，伺服楔100可包括前序图案102，该前序图案102允许系统恢复被写入的伺服数据的时序和增益。如业内已知的，前序102可用来产生在有益于处理来自伺服楔100的数据的相位和频率下的时钟。前序图案102之后一般是针对所有伺服楔均相同的伺服地址标记(SAM)104。SAM104之后是经编码的伺服Gray(格雷)数据106，而Gray数据106之后是一个或多个猝发串(burst)解调字段108。Gray数据10本文档来自技高网...

【技术保护点】
一种时钟发生系统，所述时钟发生系统包括：第一时钟乘法器电路，用于将基准时钟乘以第一乘数以得到第一域时钟。第二时钟乘法器电路，用于将基准时钟乘以第二乘数以得到第二域时钟。模累加器电路，用来得到指示所述第二域时钟的边沿从触发信号偏移的第二域时钟的分数量的值；以及数据时钟相位控制电路，用来将所述第二域时钟相移与所述分数量对应的相位量。

【技术特征摘要】
2011.09.23 US 13/242,9831.一种时钟发生系统，所述时钟发生系统包括：第一时钟乘法器电路，用于将基准时钟乘以第一乘数以得到第一域时钟；第二时钟乘法器电路，用于将基准时钟乘以第二乘数以得到第二域时钟；模累加器电路，用来得到指示所述第二域时钟的边沿从触发信号偏移的第二域时钟的分数量的值；数据时钟相位控制电路，用来将所述第二域时钟相移与所述分数量对应的相位量；以及舍入和定标电路，用于修正指示所述分数量的值以适应由所述数据时钟相位控制电路实现的步长，从而得到与所述分数量对应的所述相位量。2.如权利要求1所述的时钟发生系统，其特征在于，所述系统还包括：存储介质，所述存储介质包括伺服楔和用户数据区；并且所述第一域时钟与所述伺服楔中的数据频率对应，而所述第二域时钟与所述用户数据区中的数据频率对应。3.如权利要求2所述的时钟发生系统，其特征在于，所述伺服楔包括扇区地址标记，且所述触发信号是至少部分地基于所述扇区地址标记的识别而被断言的。4.如权利要求1所述的时钟发生系统，其特征在于，所述触发信号与所述第一域时钟同步地断言。5.如权利要求1所述的时钟发生系统，其特征在于，所述相位量是第一相位量，所述数据时钟相位控制电路用于将所述第二域时钟相移第二相位量并随后将所述第二域时钟相移第三相位量，其中所述第二相位量和所述第三相位量的组合得到所述第一相位量。6.如权利要求1所述的时钟发生系统，其特征在于，所述系统被实现为存储设备的一部分。7.如权利要求6所述的时钟发生系统，其特征在于，所述存储设备是硬盘驱动器。8.如权利要求1所述的时钟发生系统，其特征在于，所述系统被实现为集成电路。9.一种用于多域时钟发生的方法，所述方法包括：接收触发信号；至少部分地基于所述触发信号，基于预期计数和实际计数之间的差来计算频率误差；将基准时钟乘以第一乘数和从所述频率误差导出的误差百分比以得到第一域时钟；将所述基准时钟乘以第二乘数和所述误差百分比以得到第二域时钟；确定所述第二域时钟的边沿从所述触发信号偏移的所述第二域时钟的分数量；以及将所述第二域时钟相移与所述分数量对应的相位量，其中所述相位量是第一相位量，其中执行所述相移的数据时钟相位控制电路用于将所述第二域时钟相移第...

【专利技术属性】
技术研发人员：J·P·戈兰德威格，
申请(专利权)人：LSI股份有限公司，
类型：发明
国别省市：