可重构多处理器系统技术方案

本发明专利技术公开了一种可重构多处理器系统。该系统包括：至少两个用于计算任务调度与执行的可重构的计算组件、用于提供至少两个计算组件所需外部缓存的共享内存、用于连接I/O元件的I/O接口、互联组件；计算组件包括：用于系统配置和任务调度的处理器、用于完成计算任务的且可由处理器配置的第一加速元件，用于提供计算组件内部缓存且由第一加速元件中的配置信息确定存储结构的缓存元件，处理器和第一加速元件之间、第一加速元件和缓存元件之间均具有数据总线和地址总线；通过互联组件，各计算组件之间能够进行点对点通信，且各计算组件能够与共享内存进行通信。通过利用本方案，可以解决现有高性能计算平台计算效率低及灵活性差的问题。

【技术实现步骤摘要】

本专利技术涉及数据处理
，特别是涉及一种可重构多处理器系统。
技术介绍
随着大规模的FPGA (Field — Programmable Gate Array,现场可编程门阵列)的 出现，可重构计算成为高性能计算机系统领域中的研究热点。其中，可重构计算使得硬件系 统能够针对具体应用中固有的并行性，在单片系统上以低的硬件复杂度，深度挖掘各种类 型的应用中包含的指令级并行性、数据级并行性和线程级并行性，完成各种各样新的任务， 大幅度提闻了芯片系统的总体性能，实现片上超级计算、提供了更闻的计算能力和密度。现有技术中，高性能计算平台通常采用多处理器，或者，多处理器与加速元件相结 合的方式，尽管这些平台能够带来一定的加速收益，但是无论从编程复杂度、计算效率以及 加速比等指标上都未达到较好的用户需求。例如对于多处理器与加速元件相结合的方式 而言，由于受资金、能耗以及操作复杂度等多方面因素的影响，目前大部分的计算平台规模 较小，通常的作法是将计算最为密集的部分送入加速元件进行运算，并将计算结果返回处 理器；其中，处理器与加速元件之间的通信效率以及加速元件的计算效率相对较低，无法满 足大规模本文档来自技高网...

【技术保护点】
一种可重构多处理器系统，其特征在于，包括：至少两个用于计算任务调度与执行的可重构的计算组件、用于提供所述至少两个计算组件所需外部缓存的共享内存、用于连接I/O元件的I/O接口、互联组件；其中，所述计算组件包括：用于系统配置和任务调度的处理器、用于完成计算任务的且可由所述处理器配置的第一加速元件，用于提供所述计算组件内部缓存且由所述第一加速元件中的配置信息确定存储结构的缓存元件，所述处理器和第一加速元件之间、所述第一加速元件和缓存元件之间均具有数据总线和地址总线；其中，通过所述互联组件，各计算组件之间能够进行点对点通信，且各计算组件能够与所述共享内存进行通信。

【技术特征摘要】
1.一种可重构多处理器系统，其特征在于，包括至少两个用于计算任务调度与执行的可重构的计算组件、用于提供所述至少两个计算组件所需外部缓存的共享内存、用于连接I/o元件的I/O接口、互联组件；其中，所述计算组件包括用于系统配置和任务调度的处理器、用于完成计算任务的且可由所述处理器配置的第一加速元件，用于提供所述计算组件内部缓存且由所述第一加速元件中的配置信息确定存储结构的缓存元件，所述处理器和第一加速元件之间、所述第一加速元件和缓存元件之间均具有数据总线和地址总线；其中，通过所述互联组件，各计算组件之间能够进行点对点通信，且各计算组件能够与所述共享内存进行通信。2.根据权利要求1所述的可重构多处理器系统，其特征在于，所述互联组件包括第二加速元件、组件间互联总线、共享互联总线；其中，所述第二加速元件通过所述共享互联总线分别与各计算组件内的第一加速元件、共享内存相连，各计算组件内第一加速元件之间通过所述组件间互联总线相连。3.根据权利要求1所述的可重构多处理器系统，其特征在于，所述计算组件内的处理器至少包括两个...

【专利技术属性】
技术研发人员：刘勤让，刘静，张帆，张兴明，宋克，贺涛，张效军，傅敏，朱珂，张丽，
申请(专利权)人：中国人民解放军信息工程大学，
类型：发明
国别省市：