【技术实现步骤摘要】
本专利技术系有关于一种电脑结构，且特别有关于嵌入式控制器以及中央处理单元之间存储器的共享。
技术介绍
可使用不同技术来共享处理器之间的存储器资源。例如，美国专利公告号7，818，529揭露一种整合式存储器控制装置，其包括第一接口解码器、第二接口解码器以及接口控制器。第一接口解码器系经由第一串列周边接口(serial peripheral interface,SPI)耦接于控制芯片(chip)、第二接口解码器系经由通用传送接口耦接于微处理器单元以及接口控制器系经由第二串列周边接口耦接于存储器。当接口控制器接收到来自控制芯片以及微处理器单元的请求信号时，接口控制器会经由第一与第二串列周边接口而正确地从存储器读取出数据。另一方面，微处理器单元可停止继续透过通用传送接口从存储器读取出数据。因此，控制芯片以及微处理器单元可以共享相同的存储器。
技术实现思路
本专利技术实施例提供一种嵌入式控制器。上述嵌入式控制器包括一微控制器核心以及一存储器控制电路。上述存储器控制电路用以于一第一时钟脉冲速率，藉由一第一串列周边接口与一中央处理单元芯片组进行通讯、于一第二时钟脉冲速率，藉由一第...
【技术保护点】
一种嵌入式控制器，其特征在于，所述的嵌入式控制器包括：一微控制器核心；以及一存储器控制电路，用以于一第一时钟脉冲速率，藉由一第一串列周边接口与一中央处理单元芯片组进行通讯、于一第二时钟脉冲速率，藉由一第二串列周边接口与一存储器进行通讯、藉由上述第一与第二串列周边接口来传送上述中央处理单元芯片组与上述存储器之间的存储器异动、识别无存储器异动被传送于上述第二串列周边接口之时间间隔，以及从上述存储器撷取出一信息，以供上述微控制器核心于已识别之上述时间间隔进行操作，其中上述第一串列周边接口不被汇流排仲裁所支援，以及上述第二时钟脉冲速率为固定。
【技术特征摘要】
2011.09.20 US 13/236,6731.一种嵌入式控制器，其特征在于，所述的嵌入式控制器包括 一微控制器核心；以及 一存储器控制电路，用以于一第一时钟脉冲速率，藉由一第一串列周边接口与一中央处理单元芯片组进行通讯、于一第二时钟脉冲速率，藉由一第二串列周边接口与一存储器进行通讯、藉由上述第一与第二串列周边接口来传送上述中央处理单元芯片组与上述存储器之间的存储器异动、识别无存储器异动被传送于上述第二串列周边接口之时间间隔，以及从上述存储器撷取出一信息，以供上述微控制器核心于已识别之上述时间间隔进行操作， 其中上述第一串列周边接口不被汇流排仲裁所支援，以及上述第二时钟脉冲速率为固定。2.如权利要求1所述的嵌入式控制器，其特征在于，所述的信息包括一软件码，用以运转上述微控制器核心，以及其中上述存储器控制电路在已识别之上述时间间隔从上述存储器撷取出上述软件码，并使上述微控制器核心执行已撷取之上述软件码。3.如权利要求1所述的嵌入式控制器，其特征在于，所述的第二时钟脉冲速率系大于或等于上述第一时钟脉冲速率。4.如权利要求1所述的嵌入式控制器，其特征在于，所述的存储器控制电路系根据使用在上述第一串列周边接口之一第一时钟脉冲信号，来产生一第二时钟脉冲信号，以供在上述第二串列周边接口使用。5.如权利要求1所述的嵌入式控制器，其特征在于，当所述的第二串列周边接口被上述存储器异动所占用且上述存储器控制电路无法从上述存储器撷取出上述信息时，上述微控制器核心继续操作。6.如权利要求5所述的嵌入式控制器，其特征在于，当所述的存储器控制电路无法从上述存储器撷取出上述信息时，上述微控制器核心系使用储存在替代存储器之一替代信息来继续操作。7.如权利要求1所述的嵌入式控制器，其特征在于，所述的存储器控制电路产生一有效信号，以指示上述存储器控制电路是否能从上述存储器撷取出上述信息。8.如权利要求1所述的嵌入式控制器，其特征在于，所述的存储器控制电路依照一第一异动类型与上述中央处理单元芯片组进行通讯，以及依照一第二异动类型与上述存储器进行通讯，以便传送一已知之存储器异动，其中上述第二异动类型不同于上述第一异动类型。9.如权利要求8所述的嵌入式控制器，其特征在于，所述的第一异动类型系提供一位址信息于一第一数量之接口线上，而上述第二异动类型系提供上述位址信息于一第二数量之接口线上，其中上述第二数量不同于上述第一数量。10.如权利要求8所述的嵌入式控制器，其特征在于，所述的第一异动类型系提供一数据信息于一第一数量之接口线上，而上述第二异动类型系提供上述数据信息于一第二数量之接口线上，其中上述第二数量不同于上述第一数量。11.如权利要求8所述的嵌入式控制器，其特征在于，每一上述第一以及第二异动类型系包括从一类型群组中所选出之至少一异动类型，其中上述类型群组包括一正常异动、一快速读取异动、一快速读取双倍输出异动、一快速读取双倍输入/输出异动及一快速读取四倍输入/输出异动。12.如权利要求8所述的嵌入式控制器，其特征在于，所述的第一异动类型系由上述中央处理单元芯片组所设定，以及其中上述存储器控制电路对上述第一异动类型进行识别，并根据所识别之上述第一异动类型而选择上述第二异动类型。13.如权利要求1所述的嵌入式控制器，其特征在于，所述的存储器控制电路对一已知之存储器异动的类型进行识别，并根据所识别之类型而选择上述第二时钟脉冲速率。14.如权利要求1所述的嵌入式控制器，其特征在于，所述的存储器控制电路将位于上述第一串列周边接口之一已知之存储器异动转变成位于上述第二串列周边接口之复数存储器异动。15.如权利要求1所述的嵌入式控制器，其特征在于，在一已知之异动中，上述存储器控制电路将欲读取之一位址从上述中央处理单元芯片组传送至上述存储器，并将从上述位址所读取出之一数据从上述存储器传送至上述中央处理单元芯片组，使得上述数据在上述第一串列周边接口中开始于一时钟脉冲周期被传送，其中上述时钟脉冲周期系紧接地跟在上述位址之最后一位。16.如权利要求15所述的嵌入式控制器，其特征在于，分别在上述第一串列周边接口与上述第二串列周边接口之一第一时钟脉冲信号以及一第二时钟脉冲信号系彼此同步，并在上述已知之异动的一或多个周期具有已定义时序。17.如权利要求1所述的嵌入式控制器，其特征在于，当一或多个虚拟周期被上述中央处理单元芯片组插入在上述第一串列周边接口时，上述存储器控制电路将上述虚拟周期插入在由上述第二串列周边接口所传送之位址信息与数据信息之间。18.如权利要求1所述的嵌入式控制器，其特征在于，在上述中央处理单元芯片组要求一数据之前，上述存储器控制电路从上述存储器预取出上述数据、以快取的方式储存上述数据并提供所储存之上述数据至上述中央处理单元芯片组。19.如权利要求1所述的嵌入式控制器，其特征在于，不管来自中央处理单元芯片之所接收的一读取状态异动，上述存储器控制电路从上述存储器预取出一状态信息，并在接收到上述读取状态异动后，提供所预取之上述状态信息至上述中央处理单元芯片组。20.如权利要求1所述的嵌入式控制器，其特征在于，在所述的中央处理单元芯片组之一起动阶段的期间，上述存储器控制电路从上述存储器预取出一描述符区段并储存上述描述符区段于上述嵌入式控制器之一内部存储器，以及在上述起动阶段之后，上述忆体控制电路提供所储存之描述符区段至上述中央处理单元芯片组。21.—种方法,其特征在于,所述的方法包括 使用一嵌入式控制器，于一第一时钟脉冲速率，藉由一第一串列周边接口与一中央处理单元芯片组进行通讯、于一第二时钟脉冲速率，藉由一第二串列周边接口与一存储器进行通讯，其中上述第一串列周边接口不被汇流排仲裁所支援，以及上述第二时钟脉冲速率为固定； 藉由上述第一与第二串列周边接口，传送上述中央处理单元芯片组与上述存储器之间的存储器异动； 识别无存储器异动被传送于上述第二串列周边接口之时间间隔；以及 从上述存储器撷取出一信息，以供上述嵌入式控制器于已识别之...
【专利技术属性】
技术研发人员：蒙旭·爱伦，善姆·麦可，尼尔·塔莎，
申请(专利权)人：新唐科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。