一种访存指令的执行方法技术

本发明专利技术披露了一种访存指令的执行方法，包括：访存指令在前端乱序执行阶段用访存数据前递装置记录写指令包括的年龄信息及数据，并在执行读指令时，通过访问该访存数据前递装置获得相关写指令的数据作为读指令前递的数据。本发明专利技术在读指令重执行及过滤的基础上提供了地址标识技术这一新机制，并采用实现读指令重执行的过滤装置，实现推测式的快速访存相关检测，同时采用读指令重执行技术实现访存相关违例检测，通过快速的推测式访存数据前递来减少读指令的执行延迟，从而大大优化读指令执行性能。

【技术实现步骤摘要】

本专利技术涉及现代超标量处理器访存指令执行技术，尤其涉及基于地址标识的访存指令执行装置及其方法。
技术介绍
随着集成电路制造工艺的飞速发展，处理器与存储器之间的性能差距逐渐拉大，从而使得访存延迟，尤其是读指令访存延迟，已逐渐成为现代超标量处理器性能提升的主要瓶颈。在传统超标量处理器中，通过访存指令之间数据前递完成的读指令，仅占所有读指令的15%，其他读指令均要通过访问一级或者更低一级的数据缓存来得到所需数据。这些数据缓存的访问时间均超过一个处理器的时钟周期，而且随着线延迟在整个电路延迟的比例的不断增加，这些高速数据缓存的访问时间将进一步增加。读指令重执行技术(Load Re-execution)是一种典型的针对读指令队列(LoadQueue)的优化技术，它消除了会限制读指令容量进一步提高的相联查找逻辑。该技术完全依靠读(Load)指令在按序提交前的重执行来保证单处理器和多处理器的存储顺序要求，因此只需要使用简单的先入先出队列(FIFO)保存Load指令的相关信息。Load指令的这两次执行分别叫作先读(premature load)和重读(replay load)。当读指令两遍执行结本文档来自技高网...

【技术保护点】
一种访存指令的执行方法，其特征在于，包括：访存指令在前端乱序执行阶段用访存数据前递装置记录写指令包括的年龄信息及数据，并在执行读指令时，通过访问该访存数据前递装置获得相关写指令的数据作为读指令前递的数据。

【技术特征摘要】
1.一种访存指令的执行方法，其特征在于，包括 访存指令在前端乱序执行阶段用访存数据前递装置记录写指令包括的年龄信息及数据，并在执行读指令时，通过访问该访存数据前递装置获得相关写指令的数据作为读指令前递的数据。2.按照权利要求1所述的方法，其特征在于，所述访存数据前递装置为多路组相联结构，其中每一组每一个表项的内容包括有效位、标签位、年龄信息以及对应数据。3.按照权利要求2所述的方法，其特征在于，所述访存指令在前端乱序执行阶段用访存数据前递装置记录写指令对应的年龄信息及数据，具体包括 当有写指令写入该访存数据前递装置时，通过该写指令的地址标识访问访存数据前递装置，将该写指令相应的有效位、标签位、年龄信息以及数据写入所述表项中，并将该装置同一组的所有表项中年龄最老的表项替换出该结构。4.按照权利要求3所述的方法，其特征在于，所述在执行读指令时，通过访问该访存数据前递装置获得相关写指令的数据作为读指令前递的数据，具体包括 通过所述读指令的地址标识索引所述访存数据前递装置，并通过所述标签比较判断是否命中其中所述表项，即该读指令的地址标识中的标签位等于所述表项中的标签位；当判断有多个表项的标签命中时，则根据所述年龄信息选取年龄最小对应的表项中的写指令年龄作为该读指令的前递年龄，且该表项中的数据作为该读指令的前递数据。5.按照权利要求4所述的方法，其特征在于，还具体包括 若访问所述访存数据前递装置失效，即所述读指令的地址标识中的标签位不等于所有表项中的标签位，则继续访问重执行过滤装置，该重执行过滤装置为多路组相联结构，其中每一组每一个表项的内容包括有效位、标签位以及年龄信息；通过所述标签比较判断是否命中所述重执行过滤装置中的表项，当判断所述重执行过滤装置中有多个标签命中时...

【专利技术属性】
技术研发人员：程旭，
申请(专利权)人：北京北大众志微系统科技有限责任公司，
类型：发明
国别省市：