本发明专利技术公开了阵列波导光栅芯片与半导体光放大器芯片倒装集成的方法，包括如下步骤：设计制作出适于集成的阵列波导光栅芯片；在阵列波导光栅芯片上制作出定位区域；在阵列波导光栅芯片上的定位区域制作出对准标记；在阵列波导光栅芯片上的定位区域制作出电极；将半导体放大器芯片的对准标记同定位区域的对准标记对准后，将半导体放大器芯片倒装焊在阵列波导光栅芯片的定位区域上；采用本发明专利技术提供的方法可以使SOA芯片集成在AWG芯片的衬底上，提高了器件的可靠性，同时简化了集成工艺，提高了集成效率。
【技术实现步骤摘要】
本专利技术涉及一种有源器件与无源器件混合集成的工艺方法，具体涉及阵列波导光栅(AWG Arrayed Waveguide Grating)芯片与半导体光放大器(SOA Semiconductor Optical Amplifier)芯片倒装集成的方法，本专利技术属于通信领域。技术背景在波分复用(WDM)系统中，多波长激光器和可调谐激光器有着极其重要的作用。 在各种形式的多波长或可调谐半导体激光器中，将硅基二氧化硅材料的阵列波导光栅与若干半导体光放大器集成，AffG作为谐振腔，半导体光放大器作为发光源，是一种较为常见的实现方案。这种方案有很多优点，首先是可以连续高效的在同一波导内输出所有指定波长的光信号；其次硅基二氧化硅AWG是一种无源器件，因此可以长时间稳定输出谐振腔选定的波长；最后相对于通过改变注入电流来调节波长的调谐方式，这种方案的波长调节原理更为简单可靠。实现上述方案的一个关键步骤在于AWG与SOA高效可靠的混合集成。尤其当所需波长数量较大，AWG通道数较多的时候，多个SOA与单个AWG的集成尤为重要。为了将AWG 波导与SOA芯层耦合对准，可以使用有源对准和无源对准两种技术。目前在混合集成领域， 大量使用了有源对准技术。有源对准技术虽然可以实现最高的耦合效率，但在实现过程中需要反复调整波导光路的 各个部分，需要一定的时间；当SOA的数量较多时，集成效率会非常低下。使用无源对准技术，根据预先设计和加工的各种定位结构进行耦合，虽然比有源对准的耦合效率低一些，但在满足器件耦合效率的前提要求下、将耦合容差控制在一定范围内，可以明显提闻混合集成的效率。倒装焊技术作为无源对准耦合技术中的一种重要方式，是将光芯片以相反的姿态安装在定位区域，其优点主要在于能够减轻芯片安装过程中的应力损伤、减少光电子器件中芯片和外封装电极连接的寄生电感和寄生电容，实现对光电子器件高度的控制等。对于 AffG芯片与SOA芯片的混合集成方法，目前报道中常见的一种方式是分别将两种芯片固定在同一块预先制作好的基板或衬底上来实现无源对准，这种方法成本较高，工艺流程更为复杂。
技术实现思路
本专利技术的目的是克服现有技术存在的缺陷，提供一种将硅基二氧化硅AWG芯片与 SOA芯片倒装集成的方法，用来实现AWG芯片与SOA芯片的混合集成。本专利技术所采用的技术方案是，包括下列步骤步骤1:设计阵列波导光栅芯片版图，版图中的输出波导输出一侧预留有倒装半导体光放大器芯片的定位区域，所述阵列波导光栅芯片中的输出波导延伸至该预留定位区域的边缘，采用阵列波导光栅芯片版图在硅基衬底上制作出阵列波导光栅芯片；步骤2 :在阵列波导光栅芯片上制作出定位区域的图形且刻蚀暴露定位区域的图形，然后对阵列波导光栅芯片的上包层、芯层和部分下包层进行深刻蚀制作出定位区域；步骤3 :在步骤2制作出的包括定位区域的整个AWG芯片上表面旋涂光刻胶，根据半导体光放大器上的定位对准标记，在阵列波导光栅芯片上的定位区域制作出相对应匹配的对准标记的图形；步骤4 :在阵列波导光栅芯片上的定位区域制作出电极；步骤5 :将半导体放大器芯片的对准标记同定位区域的对准标记对准后，将半导体放大器芯片倒装焊在阵列波导光栅芯片的定位区域上。所述步骤I中的阵列波导光栅芯片是采用硅基二氧化硅平面光波导工艺制作。所述步骤2中的在阵列波导光栅芯片上制作出定位区域的图形且刻蚀暴露定位区域的图形采用的方法是在步骤I制作的阵列波导芯片表面生长一层多晶硅作为掩模，然后在多晶硅掩模上旋涂光刻胶，利用光刻的方法制作出定位区域的图形，然后通过反应离子刻蚀工艺刻蚀多晶硅掩模暴露出定位区域图形。 所述步骤3中在定位区域制作出对准标记的具体方法是在步骤2制作的包括定位区域的阵列波导光栅芯片上旋涂光刻胶，利用光刻的方法在定位区域制作出对准标记的图形，然后通过感应耦合等离子体刻蚀工艺进行刻蚀，制作出对准标记。所述步骤4中在的定位区域制作出电极的具体方法是在包括定位区域的阵列波导光栅芯片上旋涂光刻胶，利用光刻的方法制作出电极的图形，然后通过磁控溅射工艺制作出电极，然后将光刻胶剥离。本专利技术具有以下优点和积极效果 相对于现有技术采用的硅基二氧化硅AWG与SOA的集成方法，本专利技术提供的方法可以使SOA芯片集成在AWG芯片的衬底上，提高了器件的可靠性，同时简化了集成工艺，提高了集成效率。附图说明图1是此专利技术提供的阵列波导光栅(AWG)与半导体光放大器(SOA)倒装集成的方法流程 图2是本专利技术AWG芯片与SOA芯片倒装集成的平面示意 图3是本专利技术制作的AWG芯片的截面示意 图4A是本专利技术AWG芯片上高度定位区域的截面示意 图4B是本专利技术AWG芯片上高度定位区域的立体示意 图5A是本专利技术AWG芯片上制作的对准标记的截面示意 图5B是本专利技术AWG芯片上制作的对准标记的立体示意 图6A是本专利技术AWG芯片上制作的电极标记的截面示意 图6B是本专利技术AWG芯片上制作的电极标记的立体示意 图7是本专利技术AWG芯片与SOA倒装焊集成的截面示意 其中1、AWG芯片；2、输出波导；3、定位区域；4、SOA芯片；5、上包层；6、芯层；7、下包层；8、娃基衬底；9、AffG芯片对准标记；10、电极；I1、SOA芯片有源层；12、SOA芯片对准标记；具体实施方式下面结合具体实施例，并参照附图，做出进一步的详细说明。本专利技术提供的这种将硅基二氧化硅AWG芯片与SOA芯片倒装集成的方法，本专利技术的工作原理是首先设计制作适合此集成的硅基二氧化硅AWG芯片，然后依次在AWG芯片上制作出定位区域、对准标记和电极，最后将SOA芯片对准倒装集成在AWG芯片上。如图1所示，图1是本专利技术提供的这种将硅基二氧化硅AWG芯片与SOA芯片倒装集成的方法流程图，包括如下步骤第一步设计和制作出适于集成的AWG芯片其具体过程是在进行AWG芯片版图设计的时候，如图2所示，需要在AWG输出波导2 的右侧输出侧预留足够的区域作为倒装集成SOA芯片的定位区域3 ;同时输出波导2需要延伸到其和定位区域3边缘接触的位置；然后利于硅基二氧化硅平面光波导(PLC)工艺在硅基衬底上制作出AWG芯片I。采用本步骤制作的AWG芯片截面结构如图3所示，由上至下分别包括上包层5、芯层6、下包层7和娃基衬底8。 第二步在阵列波导光栅芯片上制作出定位区域其具体过程是首先是在第一步骤制作的AWG芯片表面生长一层多晶硅作为掩模，然后在多晶硅掩膜上旋涂光刻胶，利用光刻的方法制作出定位区域的图形，定位区域的图形同步骤I中在AWG输出波导2的右侧预留足够的区域相对应，然后通过反应离子刻蚀工艺(RIE)刻蚀多晶硅的掩模，暴露出定位区域的图形，再通过感应耦合等离子体刻蚀工艺 (ICP)对定位区域的图形部分进行深刻蚀，需要一次性刻蚀AWG芯片的上包层、芯层和部分下包层制作出定位区域。采用本步骤制作定位区域的AWG芯片结构如图4A和4B所示，在 AffG芯片右边的预留区域通过刻蚀的方法制作出了定位区域3，定位区域3刻蚀深度达到了 AWG芯片的下包层7的部分区域，该下包层部分区域下面是硅基衬底8。此步骤的阵列波导光栅芯片中定位区域3的左侧区域未进行深刻蚀，包括上包层5、芯层6、下包层7和硅基衬底8。第三步在AWG芯片上的定位区域制作本文档来自技高网...
【技术保护点】
阵列波导光栅芯片与半导体光放大器芯片倒装集成的方法，其特征在于:包括下列步骤：步骤1：设计阵列波导光栅芯片版图,版图中的输出波导输出一侧预留有倒装半导体光放大器芯片的定位区域,所述阵列波导光栅芯片中的输出波导延伸至该预留定位区域的边缘，采用阵列波导光栅芯片版图在硅基衬底上制作出阵列波导光栅芯片；步骤2：在阵列波导光栅芯片上制作出定位区域的图形且刻蚀暴露定位区域的图形，然后对阵列波导光栅芯片的上包层、芯层和部分下包层进行深刻蚀制作出定位区域；步骤3：在步骤2制作出的包括定位区域的整个AWG芯片上表面旋涂光刻胶，根据半导体光放大器上的定位对准标记，在阵列波导光栅芯片上的定位区域制作出相对应匹配的对准标记的图形；步骤4：在阵列波导光栅芯片上的定位区域制作出电极；步骤5：将半导体放大器芯片的对准标记同定位区域的对准标记对准后?，将半导体放大器芯片倒装焊在阵列波导光栅芯片的定位区域上。
【技术特征摘要】
【专利技术属性】
技术研发人员：马卫东，丁丽，李迪，赵建宜，朱虎，陈昊，王宁，
申请(专利权)人：武汉光迅科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。