塔康相控阵天线方位校准电路制造技术

本发明专利技术涉及一种塔康相控阵天线方位校准电路，由ARM芯片、EEPROM存储器、控制单元、FPGA芯片、CPLD芯片、DG506AAK芯片组成的36路选1电路、四路移相器、BUTLER网络连接构成；塔康相控阵天线方位校准电路通过执行ARM程序、FPGA程序、CPLD程序，由ARM芯片采集检波信号，并计算出各个阵子发射出信号的功率调制度信息；通过天线软件实现对电调移相器的控制，使得4个移相器产生15Hz和135Hz调制所需的步进式移相，用于调制载波，最终形成空间上的九瓣心形旋转方向图，同时监测天线及发射信号的性能并对天线进行相位校准，角度调整功能，门摆修正功能，功率调制度检测功能，实现全频段内可调可控，使性能达到最佳。

【技术实现步骤摘要】

本专利技术涉及导航技术，特别涉及一种塔康相控阵天线方位校准电路。
技术介绍
塔康相控阵天线的主要功能是产生一个旋转的水平方向图，水平方向图为九瓣心脏形，以每秒15周旋转，使发射机输出等幅脉冲信号受到15Hz及135Hz正弦信号的包络调制，调制后的信号和主辅基准一起供机载设备确定信标方位。塔康相控电扫天线主要由天线体、天线电子单元、天线监控单元三大部分组成。其中天线体包括36个振子列构成的圆柱阵列，一个BUTLER网络模具，4个电调移相器和36个取样检波器。塔康工作在962MHz 1213MHz频段范围内，而现役塔康天线特性完全由天线体硬件决定,无法实现全频段内性能 最佳，生产过程中对硬件的一致性要求很高，难以实现，费时费力。
技术实现思路
本专利技术的目的就是为克服现有技术的不足，提供一种塔康相控阵天线方位校准电路的设计方案，通过天线软件实现对电调移相器的控制，使得4个移相器产生15Hz和135Hz调制所需的步进式移相，用于调制载波，最终形成空间上的九瓣心形旋转方向图；同时监测天线及发射信号的性能并对天线进行相位校准，角度调整功能，门摆修正功能，功率调制度检测功能，实现全频段内可调可控，使性能达到最佳。本专利技术是通过这样的技术方案实现的塔康相控阵天线方位校准电路，其特征在于，由ARM芯片、EEPROM存储器、控制单元、FPGA芯片、CPLD芯片、DG506AAK芯片组成的36路选I电路、四路移相器、BUTLER网络连接构成；塔康相控阵天线方位校准电路通过执行ARM程序、FPGA程序、CPLD程序，由ARM芯片采集检波信号，并计算出各个阵子发射出信号的功率调制度信息；当收到校准指令后计算各个移相器的相位调制增量发送给FPGA芯片，并将数据实时保存，FPGA芯片读取ARM芯片发送来的数据，并发送到电子单元的CPLD芯片；同时产生主基准、辅基准脉冲送到主机实现方位角度调整功能；产生CPLD芯片所需的552960KHZ的时钟信号；产生15Hz负脉冲信号INT给ARM芯片，CPLD芯片完成对4个移相器的地址译码和控制，完成36选I电路的译码和控制。塔康相控阵天线方位校准电路，其实现方法包括如下步骤 1)上电后，ARM芯片读取EEPROM里面的数据，数据包括工作模式、4个移相器相位调制增量、角度调整值，并将以上参数发送给FPGA芯片，FPGA芯片按照ARM芯片输出的工作模式进行工作，并将移相器相位调制增量更新到CPLD芯片，从而使上电后的状态与掉电前一致； 2)天线校准过程INT为采样的起始点，由FPGA芯片提供的15Hz时钟信号；ARM对天线检波信号进行采样并计算，计算出四个移相器的相位调制增量，实现相位的校准。3)监测过程ARM芯片接收到开机指令之后，逐个选通36个振子，并计算其功率，135Hz调制度和15Hz信号的调制度；INT为采样的起始点，由FPGA芯片提供的15Hz时钟信号； 4)FPGA芯片实现方法，主要有两部分内容其一，控制指令传输，读取ARM芯片发送来的TACAN/DME模式、4个移相器的开关指令和相位校准值，并发送给CPLD芯片；其二，时钟产生和方位角度调整，产生主辅基准信号(塔康主机用)； 5)CPLD芯片实现方法CPLD芯片读取FPGA芯片发送来的数据，译码并实现对移相器和36路振子选I路的控制，具体为按照ARM芯片发送来的移相器号对四个移相器的阻塞位赋值，按照ARM发送来的移相器校准值对4个移相器数据更新，即数据修正；按照ARM发送来的振子号为I 36，实现对36选I的控制； ARM 芯片采用 LPC2378，FPGA 芯片采用 EP1C12Q240，CPLD 芯片采用 LCMX0640-T100。 本专利技术的有益效果是通过天线软件实现对电调移相器的控制，使得4个移相器产生15Hz和135Hz调制所需的步进式移相，用于调制载波，最终形成空间上的九瓣心形旋转方向图，同时监测天线及发射信号的性能并对天线进行相位校准，角度调整功能，门摆修正功能，功率调制度检测功能，实现全频段内可调可控，使性能达到最佳。附图说明图I、天线校准电路硬件框 图2、校准流程 图3、功率调制度监测流程 图4、FPGA实现方法流程 图5、CPLD实现方法流程图。为了更清楚的理解本专利技术，结合附图和实施例详细描述本专利技术 如图I至图5所示，天线校准电路硬件由ARM(芯片)、EEPROM(存储器)、控制单元、FPGA (芯片)、CPLD (芯片)、DG506AAK(芯片)组成的36路选I电路、四路移相器连接构成； 通过天线软件实现对电调移相器的控制，使得4个移相器产生15Hz和135Hz调制所需的步进式移相，用于调制载波，最终形成空间上的九瓣心形旋转方向图；同时监测天线及发射信号的性能并对天线进行相位校准，角度调整功能，门摆修正功能，功率调制度检测功倉泛。软件由3 部分程序组成ARM(LPC2378)程序、FPGA (EP1C12Q240)程序、CPLD(LCMX0640-T100)程序，由ARM采集检波信号，并计算出各个阵子发射出信号的功率调制度信息；当收到校准指令后计算各个移相器的相位调制增量发送给FPGA，并将数据实时保存。FPGA读取ARM发送来的数据，并发送到电子单元的CPLD ;同时产生主基准、辅基准脉冲送到主机(方位角度调整功能)；产生CPLD所需的552960KHZ的时钟信号；产生15Hz负脉冲信号INT给ARM。CPLD完成对4个移相器的地址译码和控制；完成36选I电路的译码和控制。上电后，ARM读取EEPROM里面的数据(工作模式、4个移相器相位调制增量、角度调整值)，并将以上参数发送给FPGA，FPGA按照ARM输出的工作模式进行工作，并将移相器相位调制增量更新到CPLD，从而使上电后的状态与掉电前一致。如图2所示，校准流程图INT为采样的起始点，由FPGA提供的15Hz时钟信号。ARM对天线检波信号进行采样并计算，计算出四个移相器的相位调制增量，实现相位的校准。如图3所示，功率调制度监测流程，ARM接收到开机指令之后，逐个选通36个振子，并计算其功率，135Hz调制度和15Hz信号的调制度。INT为采样的起始点，由FPGA提供的15Hz时钟信号。如图4所示，FPGA实现方法FPGA实现方法主要有两部分内容。其一，控制指令传输(读取ARM发送来的TACAN/DME模式、4个移相器的开关指令和相位校准值，并发送给CPLD);其二，时钟产生和方位角度调整(产生主辅基准信号)。如图5所示，CPLD实现方法CPLD读取FPGA发送来的数据，译码并实现对移相器和36路振子选I路的控制。具体为按照ARM发送来的移相器号对四个移相器的阻塞位赋值，具体约定见表I ;按照ARM发送来的移相器校准值对4个移相器数据更新，即数据修正；按照ARM发送来的振子号(I 36)，实现对36选I的控制。表I移相器号的意义权利要求1.塔康相控阵天线方位校准电路，其特征在于，由ARM芯片、EEPROM存储器、控制单元、 FPGA芯片、CPLD芯片、DG506AAK芯片组成的36路选I电路、四路移相器、BUTLER网络连接构成；塔康相控阵天线方位校准电路通过执行ARM程序、FPGA程序、CPLD程序，由ARM芯片采集检波本文档来自技高网...

【技术保护点】
塔康相控阵天线方位校准电路，其特征在于，由ARM芯片、EEPROM存储器、控制单元、FPGA芯片、CPLD芯片、DG506AAK芯片组成的36路选1电路、四路移相器、BUTLER网络连接构成；塔康相控阵天线方位校准电路通过执行ARM程序、FPGA程序、CPLD程序，由ARM芯片采集检波信号，并计算出各个阵子发射出信号的功率调制度信息；当收到校准指令后计算各个移相器的相位调制增量发送给FPGA芯片，并将数据实时保存，FPGA芯片读取ARM芯片发送来的数据，并发送到电子单元的CPLD芯片；同时产生主基准、辅基准脉冲送到主机实现方位角度调整功能；产生CPLD芯片所需的552960KHz的时钟信号；产生15Hz负脉冲信号INT给ARM芯片，CPLD芯片完成对4个移相器的地址译码和控制，完成36选1电路的译码和控制。

【技术特征摘要】

【专利技术属性】
技术研发人员：文佳伟，潘国翠，任宏伟，陈明权，
申请(专利权)人：天津七六四通信导航技术有限公司，
类型：发明
国别省市：