通信线路驱动器保护电路、系统和方法技术方案

本发明专利技术涉及通信线路驱动器保护电路、系统和方法。实施例涉及故障检测比较器电路和方法，该故障检测比较器电路和方法能够与通电-复位（POR）方案相结合地操作以在故障检测时将芯片置于可靠的断电模式中以避免中断通信总线链路从而其它被连接的芯片和主体能够继续操作。受影响芯片的通电然后能够在与该芯片的连接被恢复时执行。

【技术实现步骤摘要】

本专利技术一般地涉及通信系统并且更加具体地涉及通信线路驱动器保护系统和方法。
技术介绍
在双向通信线路中，如果在一种器件正在驱动通信线路时断开供应电压或者地，则该器件潜在地能够保持在工作状态中。这导致一种故障状况。经由信令插脚的辅助功率路径使得能够继续操作，但是这能够消耗高电流并且存在降低全部通信的风险。另外，在主体(host)信号焊盘上的高负荷和低负荷之间的振荡能够继而发生，从而破坏焊盘电路。如果在其中多个器件被连接到通信线路的系统中发生故障，则能够发生最坏的情况。传统的解决方案在电压供应线路上应用电容器滤波以过滤振荡，但是在供应断开故障状况期间，不存在用于该器件的任何直流供应，而仅仅电容器用于供应电流。因此基于·在器件过载被触发之前电容器能够提供多少电流，应用受到限制。此外，电容器要求另外的面积，这通常是奇缺的。因此，存在对改进的通信线路驱动器保护系统和方法的需要。
技术实现思路
实施例涉及用于故障检测的电路、系统和方法。在一个实施例中，一种方法包括通过比较信号焊盘电压与供应电压和地而检测器件的电压损失；禁用该器件的通电复位电路并且防止器件尝试通电；检测器件的电压恢复；和，将器件通电。在一个实施例中，一种用于芯片的故障检测电路包括在信号焊盘和供应电压之间耦合的第一比较器；在信号焊盘和地之间耦合的第二比较器；带隙基准电路；通电-复位电路；和逻辑电路，该逻辑电路被耦合到第一和第二比较器的输出并且被耦合到带隙基准电路和通电-复位电路，并且被配置为检测在供应电压或者地中的至少一个中的故障并且防止芯片通电。附图说明结合附图考虑本专利技术的各种实施例的以下详细说明，可以更加完整地理解本专利技术，其中 图I是根据一个实施例的故障检测电路的框图。图2A是根据一个实施例的故障检测电路的框图。图2B是图2A的故障检测电路的功能图表。图3是包括根据一个实施例的故障检测电路的信号焊盘电路的框图。图4是根据一个实施例的故障检测电路的框图。图5是根据一个实施例的故障检测逻辑表格。图6是根据一个实施例的故障检测电路的框图。虽然本专利技术容许存在各种修改和可替代的形式，但是其细节已经在图中通过实例方式示出并且将予以详细描述。然而，应该理解，意图并非在于将本专利技术限制于描述的具体实施例。相反，意图在于涵盖落入如由所附权利要求限定的本专利技术的精神和范围内的所有修改、等价形式和可替代形式。具体实施例方式实施例涉及故障检测比较器电路和方法，该故障检测比较器电路和方法能够与通电-复位(POR)方案相结合地操作以在故障检测时将芯片置于可靠的断电模式中以避免中断通信总线链路从而其它被连接的芯片和主体能够继续操作。受影响芯片的通电然后能够在与该芯片的连接被恢复时执行。参考图1，描绘了电路框图。电路100包括具有电压Vpad的信号焊盘102、和两组二极管104和106。信号焊盘102被耦合到故障检测电路108，该故障检测电路108进而被 耦合到带隙基准电路110和通电-复位(POR)电路112。信号焊盘102能够被耦合到通信线路或者总线，并且通信线路能够与其它芯片共享。在操作中，如果损失用于芯片100的Vdd，则能够从供应焊盘102拉引(pulI)供应电压(在图I中由箭头示出)，从而导致前述非理想的电流耗用并且可能地影响被耦合到通信线路的其它芯片的操作。在电路100中，故障检测电路108比较Vpad与Vddp以及比较Vpad与地(Gnd)，以检测Vdd或者Gnd的断开或者损失。如果检测到断开，则故障检测电路108禁用带隙基准电路110和通电-复位块112以避免通电、断电振荡，并且芯片100被断电。内部Vddp到地的无源电阻维持故障检测电路108和其它构件运行所需要的最小电流直至全连接得以恢复，并且被包括在带隙基准电路110内。当Vdd恢复并且由故障检测电路108检测时，该断电被释放并且芯片100被以正常方式通电。在图2A中描绘了另一个实施例，其中在电路块100中包括PolyN电阻器114并且在信号焊盘102内实现故障检测电路。还包括了静电放电(ESD) 二极管116。PolyN电阻器114用作下拉或者小电流汲取以向在焊盘102中实现的故障检测电路提供存储效应并且改进故障检测一致性。电阻器114能够被选择和确定尺寸以使得具有故障检测电路的N个器件能够共享通信线路而不破坏主体焊盘，其中N是用于VOH的主体信号焊盘最大电流除以通过电阻器114的电流。因此如果在一个或者多个中发生故障则能够维持与该N个器件中的其它器件的通信。电阻器114还能够被配置为提供电流宿(sink)以使得主体能够通过检查线路电流而检测故障。例如，参考包括实例电压的图2B。在实施例中，电阻器114能够是可选择性地编程的PolyN下拉配置。在于图2A中描绘的实施例中，对于允许大约十个芯片发生故障的电流设计要求，电阻器114为大约24千欧姆(kQ )并且通过那里的电流为大约200 iiA，从而消耗总共大约2mA的电流。在其它实施例中，电阻器114的尺寸和/或配置能够改变。在图3中更加详细地示出了在一个实施例中如在焊盘102中实现的故障检测电路。在其它实施例诸如图I的实施例中，能够在故障检测电路108中或者作为故障检测电路108实现与在图3中描绘的电路相同或者类似的电路。焊盘102的电路包括信号焊盘耦合点103并且执行在耦合点103处的电压与Vdd和地的比较。图4是在焊盘102中的检测电路的另一描绘并且包括根据一个实施例的输出焊盘118。图6描绘了逻辑，该逻辑组合供应或者地断开的检测与通电-复位以在故障检测时触发断电。相关布尔逻辑在图5中示出。根据图5，在四种情形中检测到故障，即其中Vdd损失或者“非0K”并且焊盘103处于逻辑“I”的两种情形和其中Gnd损失或者“非0K”并且103处于逻辑“0”的两种情形。故障检测电路和概念能够被延伸至任何数目的焊盘和/或任何数目的供应和地信号。参考图6，描绘了三个焊盘Padl、Pad2和Pad3。逻辑“与(AND)”示出根据一个实施例的用于组合所有焊盘的故障检测与通过滤波器111的通电-复位的控制的一种可能性。实施例由此通过结合故障检测电路而防止在故障事件(诸如供应电压和/或地的断开)期间的通电和断电振荡，同时防止通信线路因芯片经历故障而变得过载，从而在通信线路上的其它芯片能够保持操作。在实施例中，在每一个信号焊盘中均实现了故障检测电 路。每一个信号焊盘均能够由低电流路径供应从而用于处于故障的最大数目的芯片的电流预算能够保持在主体驱动器的电流能力内。故障检测电路检测相对于供应Vdd和地两者的线路电压，从而提供比经由通电-复位机制的传统检测更快的响应时间。在操作中，故障检测电路在检测到供应和/或地断开状况时将芯片断电并且在建立并且检测到新的连接时将芯片通电。在这里已经描述了系统、器件和方法的各种实施例。这些实施例是仅仅通过实例方式给出的而非旨在限制本专利技术的范围。而且，应该理解，已经描述的实施例的各种特征可以被以各种方式组合以产生多个另外的实施例。而且，虽然已经描述了由所公开的实施例使用的各种材料、尺寸、形状、配置和位置等，但是可以利用除了所公开的那些之外的其它材料、尺寸、形状、配置和位置等而不超出本专利技术的范围。在相关领域中的普通技术人员将会认识到，本专利技术可以包本文档来自技高网...

【技术保护点】
一种方法，包括：通过比较信号焊盘电压与供应电压和地而检测器件的电压损失；在电压损失期间禁用所述器件的通电?复位电路并且防止所述器件尝试通电；检测所述器件的电压恢复；和将所述器件通电。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：CG林，FY马，
申请(专利权)人：英飞凌科技奥地利有限公司，
类型：发明
国别省市：