用于产生USB外设时钟的电路及方法技术

本发明专利技术公开了一种用于产生USB外设时钟的电路及方法，该电路包括：内部振荡器、可控分频器、倍频器、接收计时器及分频控制器，内部振荡器产生具有固定频率的时钟；可控分频器将内部振荡器产生的时钟进行分频；倍频器将分频后的时钟倍频，且将倍频后的时钟传送至USB主体结构；接收计时器根据倍频器输出的时钟接收主机发出的SOF数据包，并对接收SOF数据包的时间间隔进行计数；分频控制器比较接收计时器的计数结果与标准时间间隔的差异，并根据比较结果控制调节可控分频器的分频参数。通过本发明专利技术的技术方案可在不需另外占用USB主体结构的引脚的情况下，为USB主体结构提供高精度而准确的主时钟，保证USB主体结构的高速通讯。

【技术实现步骤摘要】

本专利技术涉及USB通讯领域，更具体地涉及一种用于产生USB外设时钟的电路及方法。
技术介绍
USB是英文Universal Serial BUS的缩写，中文含义是“通用串行总线”。USB因为其通讯速度快、接口简单、应用方便等优点，已经成为了目前PC、MP4、手机、PDA(PerSonalDigitalAssistant,掌上电脑)、数码相机、打印机、扫描仪等电子设备的必备标准接口之一，在信息通讯和数据传输等方面得到了广泛地应用。常规的通讯系统往往都各自需要一个相对准确的时钟源，利用这个时钟源，在通 讯系统内部再经过分频或倍频等逻辑产生通讯系统工作所需主时钟，对传输的数据流进行分析、采集，以达到数据通讯的目的。USB通讯系统也不例外，在USB的高速通讯(通讯速度达到480MHz即为高速通讯)中，系统对数据传输时钟精确度的要求较高(±0. 5%。)。因此，USB通讯系统通常是在USB主体结构上外接晶振的时钟方案，即外部通过晶振产生一个准确的时钟(例如12MHz)输入USB主体结构的芯片内部，芯片内部再通过PLL等逻辑模块倍频，产生最终系统所需的高速工作时钟480MHz。由于晶振的原因本文档来自技高网...

【技术保护点】
一种用于产生USB外设时钟的电路，其特征在于，包括：?内部振荡器，所述内部振荡器产生具有固定频率的时钟；?可控分频器，所述可控分频器与所述内部振荡器连接，且将所述内部振荡器产生的时钟进行分频；?倍频器，所述倍频器分别与所述可控分频器及USB主体结构连接，所述倍频器将所述可控分频器分频后的时钟按固定倍频率倍频，且所述倍频器将倍频后的时钟传送至所述USB主体结构；?接收计时器，所述接收计时器与所述倍频器连接，所述接收计时器根据所述倍频器输出的时钟接收主机发出的SOF数据包，并对接收所述SOF数据包的时间间隔进行计数；?分频控制器，所述分频控制器分别与所述接收计时器及所述可控分频器连接，所述分频控制...

【技术特征摘要】

【专利技术属性】
技术研发人员：杨修，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：发明
国别省市：