协处理加速方法、装置及系统制造方法及图纸

本发明专利技术实施例公开一种协处理加速方法，包括：接收计算机系统中计算节点发出的携带有待处理数据地址信息的协处理请求消息，根据该协处理请求消息获得待处理数据，并将该待处理数据存储到公共缓存卡中；将存储在公共缓存卡中的待处理数据分配到计算机系统中的空闲的协处理卡进行处理。相应地，本发明专利技术实施例还公开了一种协处理任务管理装置、加速管理板卡及计算机系统，通过以上技术方案，使用添加的公共缓存卡来作为计算机系统硬盘和各个协处理卡之间的公共数据缓冲通道，待处理数据不必通过计算节点的内存来中转，避免了数据从计算节点内存传输的开销，从而突破了内存延迟、带宽的瓶颈，提高了协处理速度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及计算机 领域，尤其涉及一种协处理加速方法、装置及系统。
技术介绍
随着计算机技术的发展，计算机被应用到越来越广阔的领域。除了日常生活中常见的计算办公应用之外，计算机还被应用到一些非常复杂的领域，例如大型科学计算、海量数据处理等，它们通常对计算机的处理能力有更高的要求。然而单个计算机的处理能力毕竟有限，在上述这些大规模的运算场景下，容易成为系统性能提升的瓶颈，集群系统的出现有效解决了这一问题，所谓集群系统，就是通过高速互联网络连接起来的多台自治计算机和相关资源组成的高性能系统，其中每一台自治计算机称为一个计算节点。在集群中，由于每个计算节点的CPU (central processing unit,中央处理器)是作为通用计算设备来设计的，在某些特定应用领域，例如图像处理、音频处理等，处理效率往往不高，所以出现了很多协处理器，例如网络协处理器，GPU (Graphics processing unit,图形处理器)，压缩协处理器等，这些协处理器可以辅助计算节点进行任务处理，即协处理；协处理器辅助计算节点处理的任务称为协处理任务。在大型计算机系统海量计算场景下，如何利用协处理器辅助计算节点进行协处理，将直接关系到计算机系统的工作效率。现有技术中，协处理器大都以PCIE(Peripheral Component InterconnectExpress,快速外设组件互连)协处理卡的方式添加在计算机系统当中，并由计算机系统的计算节点控制协处理器进行协处理任务的处理，同时利用计算节点的内存作为协处理卡和计算节点数据传输的通道，以中转待处理数据和经协处理卡处理完毕的数据。采用现有技术中的这种架构，所有待处理数据数据必须通过计算节点的内存来中转，增加了内存开销，而由于内存带宽、延迟等因素的限制，协处理速度不高。
技术实现思路
本专利技术的实施例提供一种计算机系统、协处理加速方法、协处理任务管理装置及加速管理板卡，用于减少计算机系统的内存开销和提高计算机系统中协处理器的协处理速度。本专利技术实施例提供一种计算机系统，包括至少一个计算节点、总线交换器和至少一个协处理卡，所述计算机系统还包括公共缓存卡和协处理任务管理装置，所述公共缓存卡为所述计算机系统中各个计算节点和各个协处理卡之间的数据传输提供临时存储；所述公共缓存卡和所述至少一个协处理卡通过所述总线交换器互连；所述计算节点用于，发送协处理请求消息；所述协处理任务管理装置用于接收所述协处理请求消息，所述协处理请求消息携带有待处理数据的地址信息；所述待处理数据为所述计算节点请求处理的数据；根据所述协处理请求消息携带的待处理数据的地址信息，获得所述待处理数据，并将所述待处理数据存储到所述公共缓存卡中；将存储到所述公共缓存卡中的待处理数据分配到所述计算机系统中的空闲的协处理卡进行处理。本专利技术实施例提供一种协处理加速方法，包括接收计算机系统中计算节点发出的至少一个协处理请求消息,所述协处理请求消息携带有待处理数据的地址信息；所述待处理数据为所述计算节点请求处理的数据；根据所述协处理请求消息携带的待处理数据的地址信息，获得所述待处理数据，并将所述待处理数据存储到公共缓存卡中；所述待处理数据为所述协处理请求消息请求处理的数据；将存储在所述公共缓存卡中的待处理数据分配到所述计算机系统中的空闲的协处理卡进行处理。本专利技术的实施例提供一种协处理任务管理装置，包括消息接收模块，用于接收计算机系统中计算节点发出的至少一个协处理请求消·息，所述协处理请求消息携带有待处理数据的地址信息；所述待处理数据为所述计算节点请求处理的数据；第一数据传送模块，用于根据所述协处理请求消息携带的待处理数据的地址信息，获得所述待处理数据，并将所述待处理数据存储到公共缓存卡中；所述待处理数据为所述协处理请求消息请求处理的数据；第二数据传送模块，用于将存储在所述公共缓存卡中的待处理数据分配到所述计算机系统中的空闲的协处理卡进行处理。本专利技术实施例还提供一种加速管理板卡，包括控制器和PCIE接口单元；所述控制器通过所述PCIE接口单元与计算机系统的总线交换器数据连接；所述控制器用于接收所述计算机系统的中央处理器CPU发出的至少一个协处理请求消息，所述协处理请求消息携带有待处理数据的地址信息，所述待处理数据为所述CPU请求处理的数据；并根据所述协处理请求消息携带的待处理数据的地址信息，从所述计算机系统中的硬盘获取所述待处理数据，将所述待处理数据存储到公共缓存单元中；所述控制器还用于，将存储在所述公共缓存单元中的待处理数据分配到所述计算机系统中的空闲的GPU加速卡进行处理，所述GPU加速卡通过自身的第一 PCIE接口和所述计算机系统的总线交换器连接。本专利技术实施例通过以上技术方案，使用公共缓存卡来作为计算机系统的各个计算节点和各个协处理卡之间的公共数据缓冲通道，待处理数据不必通过计算节点的内存来中转，避免了待处理数据从计算节点内存传输的开销，突破了内存延迟、带宽的瓶颈，提高了待处理数据的协处理速度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图I为现有技术中一种协处理系统的架构图；图2为本专利技术实施例一提供的一种协处理加速方法的流程图3为本专利技术实施例二提供的一种协处理加速方法的流程图；图4为本专利技术实施例三提供的一种协处理任务管理装置示意图；图5为本专利技术实施例三的第二数据传送模块示意图；图6为本专利技术实施例四提供的一种计算机系统结构图；图7为本专利技术实施例五提供的一种加速管理板卡示意图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。为使本领域一般技术人员更好的了解本专利技术实施例提供的技术方案，对现有技术中的协处理系统及协处理方案做一个介绍。如图I所示，现有技术方案中，协处理卡通过PCIE接口安置在输入/输出插框上，帮助计算节点完成协处理任务，输入/输出插框通过PCIE总线交换器与计算节点数据连接。步骤1，计算节点I将数据从硬盘复制到计算节点I的内存中；步骤2，计算节点I利用DMA (Direct Memory Access,直接内存存取)技术将数据从计算节点I的内存复制到协处理卡的内存进行处理；步骤3，计算节点I利用DMA将处理完的数据从协处理卡内存复制到计算节点I的内存；步骤4，计算节点I在该数据上进一步处理或将该数据重新保存到硬盘中。本专利技术实施例提供给的技术方案可以应用于多处理器架构的大型计算设备、云计算、CRAN(cloud radio acess net,云无线接入网)业务等多种海量计算场景。如图2所示，本专利技术实施例一提供一种协处理加速方法，用于提高计算机系统中协处理的速度，根据图2，该方法包括S101，接收计算机系统中计算节点发出的至少一个协处理请求消息，所述协处理请求消息本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：章晓峰，方帆，秦岭，
申请(专利权)人：华为技术有限公司，
类型：
国别省市：