产生杂乱值的系统和产生杂乱值的方法技术方案

本发明专利技术公开一种产生杂乱值的系统和产生杂乱值的方法，产生杂乱值的系统包含一线性反馈位移暂存器和一杂乱引擎。该线性反馈位移暂存器是用以根据一起始值，产生多个第一杂乱值；该杂乱引擎是耦接于该线性反馈位移暂存器，用以利用该多个第一杂乱值中的每一第一杂乱值的至少一位元对该第一杂乱值的其他位元执行一第一逻辑运算，以产生对应该第一杂乱值的一第二杂乱值，其中该第二杂乱值的位元数和该第一杂乱值的位元数相同。

【技术实现步骤摘要】
本专利技术涉及一种产生杂乱值的系统和产生杂乱值的方法，尤其涉及一种利用杂乱引擎根据线性反馈位移暂存器所产生的第一杂乱值，产生低度相关的第二杂乱值的产生杂乱值的系统和产生杂乱值的方法。
技术介绍
在现有技术中，产生杂乱值的系统是利用一线性反馈位移暂存器(linearfeedback shift register, LFSR)根据一起始值，产生多个杂乱值，例如 0x23 (0010_0011)、0x47(0100_0111)、0x8F(1000_llll)等。然后，一逻辑栅对上述多个杂乱值和来自一主机的数据执行一逻辑运算，以产生并输出对应主机的数据的杂乱数据至一储存型快闪记忆体(NAND flash)。 线性反馈位移暂存器是往左移位一杂乱值的位元，以产生下一杂乱值。例如，线性反馈位移暂存器是往左移位杂乱值0χ23(0010_0011)的位元，以产生下一杂乱值0χ47(0100_0111)。但值得注意的是，因为线性反馈位移暂存器是往左移位杂乱值0x23 (0010_0011)的位元，以产生杂乱值 0x47 (0100_0111)，所以杂乱值 0x23 (0010_0011)与杂乱值0χ47(0100_0111)之间具有7个相同位元，亦即杂乱值0x23 (0010_0011)与杂乱值0χ47(0100_0111)高度相关。因此，逻辑栅根据线性反馈位移暂存器产生的杂乱值而产生的相邻杂乱数据亦会高度相关。如此，逻辑栅所产生的高度相关的相邻杂乱数据可能无法满足储存型快闪记忆体的规范。
技术实现思路
本专利技术的目的在于提供一种产生杂乱值的系统和产生杂乱值的方法，能够使所产生的低度相关的相邻杂乱数据可满足一储存型快闪记忆体的规范。本专利技术的一实施例提供一种产生杂乱值的系统。该系统包含一线性反馈位移暂存器和一杂乱引擎。该线性反馈位移暂存器(linear feedback shift register, LFSR)是用以根据一起始值，产生多个第一杂乱值；该杂乱引擎是耦接于该线性反馈位移暂存器，用以利用该多个第一杂乱值中的每一第一杂乱值的至少一位元对该第一杂乱值的其他位元执行一第一逻辑运算，以产生对应该第一杂乱值的一第二杂乱值，其中该第二杂乱值的位元数和该第一杂乱值的位元数相同。本专利技术的另一实施例提供一种产生杂乱值的方法。该方法包含根据一起始值，产生多个第一杂乱值；利用该多个第一杂乱值中的每一第一杂乱值的至少一位元对该第一杂乱值的其他位元执行一第一逻辑运算，以产生对应该第一杂乱值的一第二杂乱值，其中该第二杂乱值的位元数和该第一杂乱值的位元数相同。本专利技术提供一种产生杂乱值的系统和产生杂乱值的方法。该系统和该方法是利用一杂乱引擎根据一线性反馈位移暂存器所产生的一第一杂乱值，产生一第二杂乱值，其中相邻第二杂乱值是低度相关。因此，本专利技术通过一逻辑栅所产生的相邻杂乱数据亦会低度相关。如此，相较于现有技术，本专利技术所产生的低度相关的相邻杂乱数据可满足一储存型快闪记忆体的规范。以下结合附图和具体实施例对本专利技术进行详细描述，但不作为对本专利技术的限定。附图说明图I是为本专利技术的一实施例说明一种产生杂乱值的系统的示意图；图2是为说明杂乱引擎的示意图； 图3是为本专利技术的另一实施例说明杂乱引擎的示意图；图4是为本专利技术的另一实施例说明杂乱引擎的示意图；图5是为本专利技术的另一实施例说明杂乱引擎的示意图；图6是为本专利技术的另一实施例说明杂乱引擎的示意图；图7是为本专利技术的另一实施例说明一种产生杂乱值的方法的流程图；图8是为本专利技术的另一实施例说明一种产生杂乱值的方法的流程图；图9是为本专利技术的另一实施例说明一种产生杂乱值的方法的流程图；图10是为本专利技术的另一实施例说明一种产生杂乱值的方法的流程图；图11是为本专利技术的另一实施例说明一种产生杂乱值的方法的流程图。其中，附图标记100 系统102线性反馈位移暂存器104、304、404、504、604 杂乱引擎106逻辑栅108 主机110储存型快闪记忆体seed 起始值700-706、800-806、900-906、步骤1000-1008、1100-1108具体实施例方式下面结合附图对本专利技术的结构原理和工作原理作具体的描述请参照图1，图I是为本专利技术的一实施例说明一种产生杂乱值的系统100的示意图。系统100包含一线性反馈位移暂存器(linear feedback shift register, LFSR) 102和一杂乱引擎(scramble engine) 104。线性反馈位移暂存器102是用以根据一起始值seed,产生多个第一杂乱值；杂乱引擎104是耦接于线性反馈位移暂存器102。请参照图2，图2是为说明杂乱引擎104的示意图。如图2所示，杂乱引擎104是用以利用多个第一杂乱值中的每一第一杂乱值的一第一位元对第一杂乱值的其他位元执行一第一逻辑运算，以产生对应第一杂乱值的一第二杂乱值，其中第二杂乱值的位元数和第一杂乱值的位元数相同。例如当杂乱引擎104接收到一第一杂乱值0x23 (0010_0011)时，杂乱引擎104是利用第一杂乱值0x23(0010_0011)的一第一位元I对第一杂乱值0x23(0010_0011)的其他位元0、0、1、0、0、0、I执行一第一逻辑运算，以产生对应第一杂乱值 0x23(0010_0011)的一第二杂乱值 OxDD (1101_1101)，其中第二杂乱值 OxDD (1101_1101)的位元数和第一杂乱值0χ23(0010_0011)的位元数是为相同，且第一逻辑运算是可为一互斥或逻辑运算。但本专利技术并不受限于第一杂乱值的位元数是为8，亦即第一杂乱值亦可具有其他位元数。另外，本专利技术亦不受限于第一逻辑运算是为互斥或逻辑运算，亦即第一逻辑运算亦可为其他逻辑运算。同理，当杂乱引擎104接收到一第一杂乱值0χ47(0100_0111)时，杂乱引擎104是利用0χ47(0100_0111)的一第一位元I对第一杂乱值0x47 (0100_0111)的其他位元0、1、0、0、0、1、1执行第一逻辑运算，以产生对应0χ47(0100_0111)的一第二杂乱值0χΒ9 (1011_1001)。因此，通过杂乱引擎104产生的第二杂乱值OxDD (1101_1101)和第二杂乱值0χΒ9(1011_1001)之间的关联性并不高。如第I图所示，系统100还包含一逻辑栅106，其中逻辑栅106是可为一互斥或栅，且第二逻辑运算是为一互斥或逻辑运算。逻辑栅106是耦接于杂乱引擎104，用以对一第二杂乱值和来自一主机108的一数据执行第二逻辑运算，以产生并输出对应来自主机108的数据的一杂乱数据至一储存型快闪记忆体(NAND flash) 110，其中数据的位元数、第二杂乱值的位元数和杂乱数据的位元数相同。例如，当逻辑栅106接收到一第二杂乱值 0xDD(1101_1101)和来自主机108的一数据0x20 (0010__0000)时，逻辑栅106会对第二杂乱值0xDD(1101_1101)和数据0x20 (0010__0000)执行第二逻辑运算，以产生并输出对应数据0x20(0010-_0000)的一杂乱数据OxFD (1111_1101)至储存型快闪记忆体110。请参照图3，图3是为本专利技术的另一实施例说明一杂乱引擎304的本文档来自技高网...

【技术保护点】
一种产生杂乱值的系统，其特征在于，包含：一线性反馈位移暂存器，用以根据一起始值，产生多个第一杂乱值；及一杂乱引擎，耦接于该线性反馈位移暂存器，用以利用该多个第一杂乱值中的每一第一杂乱值的至少一位元对该第一杂乱值的其他位元执行一第一逻辑运算，以产生对应该第一杂乱值的一第二杂乱值，其中该第二杂乱值的位元数和该第一杂乱值的位元数相同。

【技术特征摘要】
2012.06.21 US 61/662,3621.一种产生杂乱值的系统，其特征在于，包含 一线性反馈位移暂存器，用以根据一起始值，产生多个第一杂乱值；及 一杂乱引擎，耦接于该线性反馈位移暂存器，用以利用该多个第一杂乱值中的每一第一杂乱值的至少一位元对该第一杂乱值的其他位元执行一第一逻辑运算，以产生对应该第一杂乱值的一第二杂乱值，其中该第二杂乱值的位元数和该第一杂乱值的位元数相同。2.根据权利要求I所述的产生杂乱值的系统，其特征在于，还包含 一逻辑栅，耦接于该杂乱引擎，用以对该第二杂乱值和来自一主机的一数据执行一第二逻辑运算，以产生并输出对应该数据的一杂乱数据至一储存型快闪记忆体，其中该数据的位元数、该第二杂乱值的位元数和该杂乱数据的位元数相同。3.根据权利要求2所述的产生杂乱值的系统，其特征在于，该逻辑栅是为一互斥或栅，且该第二逻辑运算是为一互斥或逻辑运算。4.根据权利要求I所述的产生杂乱值的系统，其特征在于，该杂乱引擎是利用该第一杂乱值的第一位元对该第一杂乱值的其他位元执行该第一逻辑运算，以产生该第二杂乱值。5.根据权利要求I所述的产生杂乱值的系统，其特征在于，该杂乱引擎是利用该第一杂乱值的每一奇数位元对该奇数位元的下一位元执行该第一逻辑运算，以产生该第二杂乱值。6.根据权利要求I所述的产生杂乱值的系统，其特征在于，该杂乱引擎是利用该第一杂乱值的第一奇数位元对该第一杂乱值的其他奇数位元执行该第一逻辑运算以及利用该第一杂乱值的第一偶数位元对该第一杂乱值的其他偶数位元执行该第一逻辑运算，以产生该第二杂乱值。7.根据权利要求I所述的产生杂乱值的系统，其特征在于，该杂乱引擎是先利用该第一杂乱值的第一位元对该第一杂乱值的第二位元执行一第三逻辑运算，以产生一运算值，再利用该运算值对该第一位元与该第二位元之外的其他位元执行该第一逻辑运算，以产生该第二杂乱值。8.根据权利要求I所述的产生杂乱值的系统，其特征在于，该杂乱引擎是先利用该第一杂乱值的第一位元对该第一杂乱值的其他位元执行一第三逻辑运算，以产生一预杂乱值，以及再利用该预杂乱值的每一奇数位元对该奇数位元的下一位元执行该第一逻辑运算，以产生该第二杂乱值。9.根据权利要求7或8所述的产生杂乱值的系统，其特征在于，该第三逻辑运算和该第一逻辑运算为相同或不同。10.根据权利要求4、5、6、7或8所述的产生杂乱值的系统，其特征在于，该第一逻辑运算是为一互斥或逻辑运算。11.一种产生杂乱值的方法，其特征在于，包含 根据一起始值，产生多个第一杂乱值；及 利用该多个第一杂乱值中的每一第一杂乱值的至少一位元...

【专利技术属性】
技术研发人员：吕文闵，
申请(专利权)人：钰创科技股份有限公司，
类型：发明
国别省市：