一种电流传感器制造技术

本发明专利技术公开了一种电流传感器，该电流传感器包括磁电阻集成芯片、运算放大器、电阻、印刷线路板和U形的待测电流导线；磁电阻集成芯片、运算放大器和电阻固定于印刷线路板的一侧，待测电流导线固定于印刷线路板的另一侧，且磁电阻集成芯片与待测电流导线的中心位置相对；磁电阻集成芯片的由芯片单元的磁电阻元件构成的电桥的输出端与所述运算放大器的输入端连接，磁电阻集成芯片的补偿导线层的一个自由端与运算放大器的输出端连接，磁电阻集成芯片的补偿导线层的另一个自由端与电阻的一端连接，电阻的另一端接地。所述电流传感器的尺寸由厘米量级缩小为毫米量级，同时其制作成本明显降低；产品的一致性较好；对外磁场的抗干扰能力明显增强。

【技术实现步骤摘要】
本专利技术涉及传感器
，特别涉及一种电流传感器。
技术介绍
电流传感器在工业中的应用非常广泛。如图I所示,现有技术中的感应线圈式电流传感器包括铁心I、线圈2、敏感元件3、电阻4和运算放大器5。敏感元件3的输出端与运算放大器5的输入端连接，运算放大器5的输出端与线圈2的一端连接，线圈2的另一端与电阻4的一端连接，电阻4的另一端接地。待测导线6从铁心I的内空间穿过。敏感元件3 —般采用霍尔元件或者磁电阻元件。当待测导线6中有电流流过时，通过测量电阻4两端的电压即可得到流过待测导线6中的电流大小。但是，上述电流传感器存在如下缺陷 (I)由于铁心和线圈的尺寸较大，整个电流传感器的尺寸也较大，一般为厘米量级；(2)制作成本很高；(3)产品的一致性较差；(4)对外磁场的抗干扰能力较差。
技术实现思路
本专利技术的目的是提供一种电流传感器。本专利技术提供的电流传感器包括磁电阻集成芯片、运算放大器、电阻、印刷线路板和U形的待测电流导线；所述磁电阻集成芯片、所述运算放大器和所述电阻固定于所述印刷线路板的一侦牝所述待测电流导线固定于所述印刷线路板的另一侧，且所述磁电阻集成芯片与所述待测电流导线的中心位置相对；所述磁电阻集成芯片的由芯片单元的磁电阻元件构成的电桥的输出端与所述运算放大器的输入端连接，所述磁电阻集成芯片的补偿导线层的一个自由端与所述运算放大器的输出端连接，所述磁电阻集成芯片的补偿导线层的另一个自由端与所述电阻的一端连接，所述电阻的另一端接地；所述磁电阻集成芯片包括4N(N=1，2，3，4…)个结构相同的芯片单元，每一个所述芯片单元为多层膜结构，每一个所述芯片单元包括补偿导线层、磁电阻元件和至少一个软磁层；所述补偿导线层、所述磁电阻元件和所述软磁层彼此之间的间隙设有绝缘层，所述绝缘层的形状与所述补偿导线层、所述磁电阻元件和所述软磁层的形状匹配；所述4N个芯片单元的补偿导线层是一体形成的，该补偿导线层在平行于基片的平面内呈“U”字形；所述4N个芯片单元的磁电阻元件相同，所述4N个芯片单元的磁电阻元件连接构成一个电桥。优选地，所述至少一个软磁层为第一软磁层、第二软磁层和第三软磁层，所述第二软磁层、所述第三软磁层和所述磁电阻元件设于基片上，所述磁电阻元件设于所述第二软磁层与所述第三软磁层之间的间隙内，所述磁电阻元件的厚度小于所述第二软磁层和所述第三软磁层的厚度，所述补偿导线层设于所述第二软磁层和所述第三软磁层上，所述第一软磁层设于补偿导线层上。优选地，所述第二软磁层和第三软磁层在平行于基片的平面内呈矩形。优选地，所述第二软磁层和第三软磁层在平行于基片的平面内呈梯形，且第二软磁层和第三软磁层的较短的边靠近磁电阻元件。优选地，所述第一软磁层在垂直于基片的平面内呈“U”字形，且所述第一软磁层的开口端朝向所述补偿导线层、所述第二软磁层和所述第三软磁层。 优选地，所述软磁层包括第一底软磁层、第二底软磁层、顶软磁层、第一连接层和第二连接层；所述第一底软磁层和所述第二底软磁层设于基片上，且所述第一底软磁层与第二底软磁层之间设有间隙，所述第一底软磁层通过所述第一连接层与所述顶软磁层连接，所述第二底软磁层通过所述第二连接层与所述顶软磁层连接，所述软磁层在垂直于基片的平面内呈带缺口的环形；所述磁电阻元件设于所述第一底软磁层与所述第二底软磁层之间的间隙内，且所述磁电阻元件的厚度小于所述第一底软磁层和所述第二底软磁层的厚度；所述补偿导线层设于所述第一底软磁层和所述第二底软磁层上，所述顶软磁层设于所述补偿导线层上。优选地，所述第一底软磁层和所述第二底软磁层在平行于基片的平面内呈矩形。优选地，所述第一底软磁层和所述第二底软磁层在平行于基片的平面内呈梯形，且所述第一底软磁层和所述第二底软磁层的较短的边靠近所述磁电阻元件。优选地，当N彡2时，所述磁电阻集成芯片的任意N个芯片单元的磁电阻元件串联和/或并联构成所述电桥的一个桥臂。优选地,所述磁电阻元件为TMR元件、GMR元件或AMR元件。本专利技术具有如下有益效果(I)由于不再需要铁心和线圈，所述电流传感器的尺寸由厘米量级缩小为毫米量级，同时其制作成本明显降低；(2)由于所述电流传感器的磁电阻集成芯片采用多层膜结构，磁电阻集成芯片中相同的层采用相同的材料和工艺一次镀膜制备形成，产品的一致性较好；(3)所述电流传感器的磁电阻集成芯片采用电桥结构，因此所述电流传感器对外磁场的抗干扰能力明显增强。附图说明图I为现有技术的感应线圈式电流传感器的示意图；图2为本专利技术实施例I提供的电流传感器的剖面图；图3为本专利技术实施例I提供的电流传感器的电连接结构示意图；图4为本专利技术实施例I提供的电流传感器的磁电阻集成芯片的俯视图；图5为本专利技术实施例I提供的电流传感器的磁电阻集成芯片的芯片单元的横截面示意图；图6为本专利技术实施例2提供的电流传感器的磁电阻集成芯片的俯视图；图7为本专利技术实施例2提供的电流传感器的磁电阻集成芯片的芯片单元的横截面示意图；图8为本专利技术实施例3提供的电流传感器的磁电阻集成芯片的俯视图9为本专利技术实施例3提供的电流传感器的磁电阻集成芯片的芯片单元的横截面示意图；图10为本专利技术实施例4提供的电流传感器的磁电阻集成芯片的俯视图。具体实施例方式下面结合附图及实 施例对本专利技术的内容作进一步的描述。实施例I本实施例提供的电流传感器包括磁电阻集成芯片I、运算放大器2、电阻3、印刷线路板4和U形的待测电流导线5，如图2所示。磁电阻集成芯片I、运算放大器2和电阻3固定于印刷线路板4的一侧，待测电流导线5固定于印刷线路板4的另一侧，且磁电阻集成芯片I的位置与待测电流导线5的中心位置相对。如图3所示磁电阻集成芯片I的由芯片单元的磁电阻元件构成的电桥的输出端与运算放大器2的输入端连接，磁电阻集成芯片I的补偿导线层的一个自由端与运算放大器2的输出端连接，磁电阻集成芯片I的补偿导线层的另一个自由端与电阻3的一端连接，电阻3的另一端接地。磁电阻集成芯片I包括例如四个芯片单元，即第一芯片单元111、第二芯片单元112、第三芯片单元113和第四芯片单元114，如图4所示。第一芯片单元111、第二芯片单元112、第三芯片单元113和第四芯片单元114的结构都相同，且都为多层膜结构。以第一芯片单元111为例介绍本实施例的磁电阻集成芯片I的每一个芯片单元的膜层结构。如图5所示，第一芯片单元111包括第一软磁层1111、补偿导线层1112、第二软磁层1113、第三软磁层1114和磁电阻兀件1115。第二软磁层1113、第三软磁层1114和磁电阻兀件1115设于基片1116上。磁电阻兀件1115位于第二软磁层1113与第三软磁层1114之间的间隙内，且磁电阻元件1115的厚度小于第二软磁层1113和第三软磁层1114的厚度。补偿导线层1112设于第二软磁层1113和第三软磁层1114上。第一软磁层1111设于补偿导线层1112上。第一软磁层1111、补偿导线层1112、第二软磁层1113、第三软磁层1114和磁电阻元件1115彼此之间的间隙设有绝缘层(图中未示出)，该绝缘层的形状与第一软磁层1111、补偿导线层1112、第二软磁层1113、第三软磁层1114和磁电阻元件1115的形状匹配。第二软磁层1113和第三软磁层1114在平行于基片1116的平面内呈矩本文档来自技高网...

【技术保护点】
电流传感器，其特征在于，该电流传感器包括磁电阻集成芯片、运算放大器、电阻、印刷线路板和U形的待测电流导线；所述磁电阻集成芯片、所述运算放大器和所述电阻固定于所述印刷线路板的一侧，所述待测电流导线固定于所述印刷线路板的另一侧，且所述磁电阻集成芯片与所述待测电流导线的中心位置相对；所述磁电阻集成芯片的由芯片单元的磁电阻元件构成的电桥的输出端与所述运算放大器的输入端连接，所述磁电阻集成芯片的补偿导线层的一个自由端与所述运算放大器的输出端连接，所述磁电阻集成芯片的补偿导线层的另一个自由端与所述电阻的一端连接，所述电阻的另一端接地；所述磁电阻集成芯片包括4N(N=1,2,3,4…)个结构相同的芯片单元，每一个所述芯片单元为多层膜结构，每一个所述芯片单元包括补偿导线层、磁电阻元件和至少一个软磁层；所述补偿导线层、所述磁电阻元件和所述软磁层彼此之间的间隙设有绝缘层，所述绝缘层的形状与所述补偿导线层、所述磁电阻元件和所述软磁层的形状匹配；所述4N个芯片单元的补偿导线层是一体形成的，该补偿导线层在平行于基片的平面内呈“U”字形；所述4N个芯片单元的磁电阻元件相同，所述4N个芯片单元的磁电阻元件连接构成一个电桥。...

【技术特征摘要】
1.电流传感器，其特征在于，该电流传感器包括磁电阻集成芯片、运算放大器、电阻、印刷线路板和U形的待测电流导线； 所述磁电阻集成芯片、所述运算放大器和所述电阻固定于所述印刷线路板的一侧，所述待测电流导线固定于所述印刷线路板的另一侧，且所述磁电阻集成芯片与所述待测电流导线的中心位置相对； 所述磁电阻集成芯片的由芯片单元的磁电阻元件构成的电桥的输出端与所述运算放大器的输入端连接，所述磁电阻集成芯片的补偿导线层的一个自由端与所述运算放大器的输出端连接，所述磁电阻集成芯片的补偿导线层的另一个自由端与所述电阻的一端连接，所述电阻的另一端接地； 所述磁电阻集成芯片包括4N(N=1，2，3,4···)个结构相同的芯片单元，每一个所述芯片单元为多层膜结构，每一个所述芯片单元包括补偿导线层、磁电阻元件和至少一个软磁层；所述补偿导线层、所述磁电阻元件和所述软磁层彼此之间的间隙设有绝缘层，所述绝缘层的形状与所述补偿导线层、所述磁电阻元件和所述软磁层的形状匹配；所述4N个芯片单元的补偿导线层是一体形成的，该补偿导线层在平行于基片的平面内呈“U”字形；所述4N个芯片单元的磁电阻元件相同，所述4N个芯片单元的磁电阻元件连接构成一个电桥。2.根据权利要求I所述的电流传感器，其特征在于，所述至少一个软磁层为第一软磁层、第二软磁层和第三软磁层，所述第二软磁层、所述第三软磁层和所述磁电阻元件设于基片上，所述磁电阻元件设于所述第二软磁层与所述第三软磁层之间的间隙内，所述磁电阻元件的厚度小于所述第二软磁层和所述第三软磁层的厚度，所述补偿导线层设于所述第二软磁层和所述第三软磁层上，所述第一软磁层设于补偿导线层上。3.根据权利要求2所述的电流传感器，其特征在于，所述第二软磁层和第三软磁层在平行于基片的平面内...

【专利技术属性】
技术研发人员：王建国，
申请(专利权)人：无锡乐尔科技有限公司，
类型：发明
国别省市：