一种总线通讯编解码电路制造技术

本实用新型专利技术公开了一种总线通讯编解码电路，涉及气体探测行业，包括依次连接的主控CPU、编码电路和发码驱动电路，主控CPU向编码电路发出编码数据，编码电路将接收到的编码数据进行编码处理，并输出编码信号驱动发码驱动电路输出有效信号；还包括与主控CPU连接的解码电路，解码电路的另一端分别连接重码检测电路和发码驱动电路，其中重码检测电路另一端连接主控CPU。本实用新型专利技术的有益效果在于：采用晶体管推挽输出方式，总线驱动能力强，波型失真小，抗干扰能力强。采用电流解码方式，可靠性高、通讯距离远，并可实现重码检测。编码方式简单可靠，逻辑准确。接口保护可有效避免总线短路、瞬态干扰、过流过压引起的电路故障。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术是涉及气体探测行业领域，尤其是涉及一种总线通讯编解码电路。
技术介绍
总线通讯编解码电路，是基于气体探测行业的主从式总线通讯系统设计的主机通讯编码和解码电路，在该主从通讯系统中，由主机(控制器)发出通讯同步信号及指令信号，从机(探测器)根据同步信号进行指令解析与数据解码，从而实现主从通讯、即数据与信息交换。然而目前的总线通讯编解码电路总线驱动能力弱，波型失真大，抗干扰能力弱。编码方式复杂，可靠性不强，安全性不高，市场急需一种能够克服以上问题的通讯编解码电路。
技术实现思路
本技术的主要目的是克服目前总线通讯编解码电路总线驱动能力弱，波型失真大，抗干扰能力弱；编码方式复杂，可靠性不强，安全性不高等问题。为实现上述目的，本技术采用的技术手段为，一种总线通讯编解码电路，包括依次连接的主控CPU、编码电路和发码驱动电路，主控CPU向编码电路发出编码数据，编码电路将接收到的编码数据进行编码处理，并输出编码信号驱动发码驱动电路输出有效信号；还包括与主控CPU连接的解码电路，解码电路的另一端分别连接重码检测电路和发码驱动电路,其中重码检测电路另一端连接主控CPU。作为优选发码驱动电路为推挽功率驱动电路。作为优选推挽功率驱动电路包括NPN型晶体管、PNP型晶体管和驱动电阻，其中驱动电阻驱动NPN型晶体管和PNP型晶体管输出有效信号。作为优选还包括接口保护电路，其一端与发码驱动电路连接，另一端与通讯总线连接。作为优选接口保护电路包括过流保护器和瞬变抑制保护器。作为优选瞬变抑制保护器为电瞬变抑制二极管。本技术的有益效果为I)采用晶体管推挽输出方式，总线驱动能力强，波型失真小，抗干扰能力强。2)采用电流解码方式，可靠性高、通讯距离远，并可实现重码检测。3)编码方式简单可靠，逻辑准确。4)接口保护可有效避免总线短路、瞬态干扰、过流过压引起的电路故障。附图说明图I是本技术的结构示意图；图2是发码驱动电路结构示意图；图3是编码电路结构示意图；图4是解码电路与重码检测电路结构示意图；图5是接口保护电路结构示意图。具体实施方式以下结合附图，对本技术作详细的说明。I)发码驱动电路如图2所示，该电路为推挽功率驱动电路，推挽功率驱动电路包括NPN型晶体管Vl、PNP型晶体管V2和驱动电阻R35，其中驱动电阻R35驱动NPN型晶体管Vl和PNP型晶体管V2输出有效信号，保证通讯功率与波形状态，D6为跨导二极管，以保证V1/V2工作在安全的互补状态。·2)编码电路如图3所示，编码电路的功能，是将C0N1/C0N0的逻辑数字编码，转换为指定的电压信号，如上图示，CONO信号转换编码电压为0V/9V，CONl信号转换编码电压为9V/24V，通过C0N0/C0N1组合编码，可得到信号Code To，为0V/9V/24V三种信号状态，其中R33和C18组成RC电路，用于调节编码信号的波形斜率，R34/R36/Q1组成的晶体管开关，将CONO逻辑信号转换为OV电平，R37/R38/Q2组成的晶体管开关，将CONl逻辑信号转换为9V电平，当两个开关同时关闭时，编码信号为24V电平。3)解码电路与重码检测电路如图4所示，晶体管Q5/Q6和R46/R48/R51/R47/C21组成解码电路，得到解码信号REC,晶体管Q4/Q7和R49/R52/R50/C22组成重码检测电路，得到重码信号REP，电阻R43/R44为解码取样电阻，同时R43也是重码取样电阻。在通讯过程中，当从机设备进行数据解码时，使得总线通讯电流发生明显改变，这时，流过R43/R44电阻的电流随之发生改变，从而通过Q5驱动Q6输出解码信号REC，同理，当有多台从机设备同时进行数据解码时，由于解码电流过大，从而通过Q4驱动Q7输出重码信号REP，提示通讯重码。4)接口保护电路如图5所示，接口保护电路包括过流保护和瞬变抑制保护，其中，Fl为过流保护器，当总线负载过重，或外部接线错误造成的通讯电流过大时，Fl及时切断，防止对设备造成更大的损坏，D5为电瞬变抑制二极管，提供总线瞬变抑制保护。如图I所示工作过程及说明主控CPU根据通讯协议及内容，按时序发出逻辑信号(C0N1，CONO),包括〈0，0X0, 1X1，0>三种逻辑，通过编码电路编码后，分别得到按指定时序排列的24V/0V/9V电平信号Code To，该电平信号驱动发码驱动电路，并通过接口保护电路，从而在总线上得到满足要求的，具有一定功率的总线信号，并通过固定时间点检测总线上的电流来检测从机设备的解码情况。以上所述仅为本技术的较佳实施例而已，并不用以限制本技术，凡在本技术的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本技术的保护范围之内。权利要求1.一种总线通讯编解码电路，其特征在于包括依次连接的主控CPU、编码电路和发码驱动电路，主控CPU向编码电路发出编码数据，编码电路将接收到的编码数据进行编码处理，并输出编码信号驱动发码驱动电路输出有效信号；还包括与主控CPU连接的解码电路，解码电路的另一端分别连接重码检测电路和发码驱动电路，其中重码检测电路另一端连接主控CPU。2.根据权利要求I所述的一种总线通讯编解码电路，其特征在于发码驱动电路为推挽功率驱动电路。3.根据权利要求2所述的一种总线通讯编解码电路，其特征在于推挽功率驱动电路包括NPN型晶体管、PNP型晶体管和驱动电阻，其中驱动电阻驱动NPN型晶体管和PNP型晶体管输出有效信号。4.根据权利要求I所述的一种总线通讯编解码电路，其特征在于还包括接口保护电路，其一端与发码驱动电路连接，另一端与通讯总线连接。5.根据权利要求I或2或3或4所述的一种总线通讯编解码电路，其特征在于接口保护电路包括过流保护器和瞬变抑制保护器。6.根据权利要求5所述的一种总线通讯编解码电路，其特征在于瞬变抑制保护器为电瞬变抑制二极管。专利摘要本技术公开了一种总线通讯编解码电路，涉及气体探测行业，包括依次连接的主控CPU、编码电路和发码驱动电路，主控CPU向编码电路发出编码数据，编码电路将接收到的编码数据进行编码处理，并输出编码信号驱动发码驱动电路输出有效信号；还包括与主控CPU连接的解码电路，解码电路的另一端分别连接重码检测电路和发码驱动电路，其中重码检测电路另一端连接主控CPU。本技术的有益效果在于采用晶体管推挽输出方式，总线驱动能力强，波型失真小，抗干扰能力强。采用电流解码方式，可靠性高、通讯距离远，并可实现重码检测。编码方式简单可靠，逻辑准确。接口保护可有效避免总线短路、瞬态干扰、过流过压引起的电路故障。文档编号G08C19/00GK202696576SQ20122036100公开日2013年1月23日 申请日期2012年7月25日 优先权日2012年7月25日专利技术者何柳 申请人:成都安可信电子股份有限公司本文档来自技高网...

【技术保护点】
一种总线通讯编解码电路，其特征在于：包括依次连接的主控CPU、编码电路和发码驱动电路，主控CPU向编码电路发出编码数据，编码电路将接收到的编码数据进行编码处理，并输出编码信号驱动发码驱动电路输出有效信号；还包括与主控CPU连接的解码电路，解码电路的另一端分别连接重码检测电路和发码驱动电路，其中重码检测电路另一端连接主控CPU。

【技术特征摘要】

【专利技术属性】
技术研发人员：何柳，
申请(专利权)人：成都安可信电子股份有限公司，
类型：实用新型
国别省市：