本实用新型专利技术提供了一种通信控制电路和电视机。一种通信控制电路，包括：恒流芯片组，连接至背光源和控制芯片，接收来自所述控制芯片的时钟信号和控制信号，并将所述控制信号发送至所述背光源，其中，每个所述恒流芯片组中包含至少一个恒流控制芯片；所述控制芯片，设置有多个时钟信号输出端口，所述控制芯片通过多个所述时钟信号输出端口连接至多个所述恒流芯片组，以向每个所述恒流芯片组发送所述时钟信号，且所有的所述时钟信号来自相同的时钟信号源。相应地，本实用新型专利技术还提出了一种电视机。通过本实用新型专利技术的技术方案，可以使通信控制电路通过多个信号源控制多个芯片组，使得芯片控制电路连线得到大幅简化，驱动能力得到大幅加强，进而提高信号传输质量。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及移动通信领域，具体而言，ー种通信控制电路和ー种电视机。
技术介绍
在液晶显示屏中，直下式多分区的背光源由于其每个分区可单独调制光强，因此可以配合图像使画面的显示得到更好的效果，一般情况下会得到较高的对比度并节省比较多的功耗。从理论上讲，背光源区域域分区越多，这种对比度和功耗上的节省程度就越大。因此目前这种背光源的分区多为100 500个区左右、甚至更多，而如此庞大的分区数，使得电流驱动变得复杂。目前每个恒流控制芯片能够控制的区域数量有限，比如ー个恒流控制芯片对应16个区域，则对应1000个分区的背光源就需要60多颗芯片。如何实现60多颗芯片的实时控制就成为这种背光源驱动的重要技术问题，针对这个问题，通常采用SPI通 信协议。而SPI通信协议要控制60多颗芯片也显得很复杂。比如在相关技术中，采用单个信号源进行控制，其连线复杂，往往会影响信号的传输质量。具体地，相关技术中的控制电路如图I所示，控制芯片102上的端ロ I是时钟信号输出端ロ，端ロ 2是数据、使能信号输出端ロ，所有恒流芯片组104对应于同一个时钟信号输出端ロ，而根据各个恒流芯片组104的不同，时钟信号要达到的控制效果也不同，如ー个信号源控制两个恒流芯片组104，若芯片组B要比芯片组A慢半个周期才进行信号显示，则需要在控制芯片和芯片组B之间的线路上加ー个延时电路，而延时电路中的电容充放电会对控制芯片和芯片组A之间的线路造成干扰，从而还要添加ー个抗干扰电路；当有几十个甚至更多芯片组并且每个芯片组的具体关系要求非常复杂时，通过ー个信号源输出ー个时钟信号的电路，显然控制芯片与芯片组之间的线路也是非常复杂的，搭建起来要考虑的因素很多，并且实际效果也不一定能达到要求。而且在驱动能力方面，如果芯片组A和芯片组B各要求额定电流为5mA，而控制芯片输出端ロ提供的时钟信号电流大小仅为8mA，经过芯片组A和芯片组B分流之后，显然时钟信号电流不足以驱动两个芯片组，在同一个时钟信号驱动几十个芯片组的情况下，所要求的驱动电流过大，完成难度很大。因此，需要一种新的通信控制技术，通过多个信号源控制多个芯片组，使得芯片控制电路连线得到大幅简化，驱动能力得到大幅加強，进而提高信号传输质量。
技术实现思路
为了解决上述技术问题至少之一，本技术提供了一种新的通信控制技术，通过多个信号源控制多个芯片组，使得芯片控制电路连线得到大幅简化，驱动能力得到大幅加強，进而提高信号传输质量。有鉴于此，本技术提出了ー种通信控制电路，其特征在于，包括恒流芯片组，连接至背光源和控制芯片，接收来自所述控制芯片的时钟信号和控制信号，并将所述控制信号发送至所述背光源，其中，每个所述恒流芯片组中包含至少ー个恒流控制芯片；所述控制芯片，设置有多个时钟信号输出端ロ，所述控制芯片通过多个所述时钟信号输出端ロ连接至多个所述恒流芯片组，以向每个所述恒流芯片组发送所述时钟信号，且所有的所述时钟信号来自相同的时钟信号源。在该技术方案中，控制芯片上设有多个时钟信号输出端ロ，井分别连接至多个恒流芯片组，这样就可以完成多个时钟信号输出端ロ向多个恒流芯片组传输时钟信号，从而使得信号源控制恒流芯片组的线路得到简化，进而提高信号传输质量，而且通过使用多个时钟信号输出端ロ向多个恒流芯片组传输时钟信号，还可以提高时钟信号的驱动能力。这里的多个时钟信号输出端ロ的数量与多个恒流芯片组的数量并不一定相同，每个时钟信号输出端ロ可以对应ー个或一部分的恒流芯片组。在上述技术方案中，优选地，所述时钟信号源来自所述控制芯片内部或所述控制芯片外部的其他装置。在该技术方案中，时钟信号输出端ロ输出的时钟信号来源于控制芯片内部，或由控制芯片外部的信号发生装置产生时钟信号，由控制芯片根据具体需要进行调整，如分频、 倍频、积分、微分等，然后再由控制芯片的多个输出端ロ分别传输给多个芯片组进行控制。在上述技术方案中，优选地，多个所述时钟信号输出端ロ与多个所述恒流芯片组之间——对应地连接。在该技术方案中，多个时钟信号输出端ロ与多个恒流芯片组之间对应地连接，也就是ー个时钟信号输出端ロ只给ー个恒流芯片组传输信号，相应地，一个恒流芯片组也只接收ー个时钟信号输出端ロ提供的信号。这种连接方式可以最大限度地简化线路，时钟信号能够相对容易地完成对恒流芯片组的驱动。在上述技术方案中，优选地，在所述恒流芯片组中包含有多个恒流控制芯片时，所述多个恒流控制芯片的输入端ロ并联至与该恒流芯片组相连的时钟信号输出端ロ。在该技术方案中，若恒流芯片组中包含多个恒流控制芯片，而这些恒流芯片每个都有输入端ロ来接收信号，此时将恒流芯片组中的所有恒流控制芯片的输入端ロ并联到与该恒流芯片组相连的时钟信号输出端ロ，这种连接方式，每个恒流控制芯片接收到的时钟信号没有延迟，理论上讲是同时接收到的，因此便于统ー进行操作。在上述技术方案中，优选地，在所述恒流芯片组中包含有多个恒流控制芯片时，所述多个恒流控制芯片相互串联至与该恒流芯片组相连的时钟信号输出端ロ。在该技术方案中，相比于并联方式，在采用串联方式时，输入该恒流芯片组的时钟信号的总电流相对较小，所以功率消耗较小。在上述技术方案中，优选地，多个所述时钟信号输出端ロ与多个所述恒流芯片组中的所有的恒流控制芯片之间一一对应地连接。在该技术方案中，时钟信号输出端ロ进ー步地与多个恒流芯片组中的所有的恒流控制芯片之间一一对应地连接，这种连接方式可以保证一个恒流芯片组中的每个恒流控制芯片都各自同时地接收到信号，而每个恒流控制芯片都控制着对应背光源区域的亮度，因此可以达到对各个背光源区域进行微控的目的，实时对画面更为细微的调节。在上述技术方案中，优选地，所述控制芯片上还设置有多个数据信号输出端ロ，所述控制芯片通过所述数据信号输出端ロ连接至多个所述恒流芯片组，以向所述恒流芯片组发送数据信号。在该技术方案中，控制芯片上设有多个数据信号输出端ロ，井分别连接至多个恒流芯片组，根据各个数据信号的不同来区分不同的恒流芯片组。如控制芯片向恒流芯片组A传输的数据信号为ABCD，向恒流芯片组B传输的数据信号为abcd，这样控制芯片根据发出的数据信号就可以分辨出恒流芯片组A和恒流芯片组B。在上述技术方案中，优选地，所述控制芯片上还设置有多个使能信号输出端ロ，所述控制芯片通过所述使能信号输出端ロ连接至多个所述恒流芯片组，以向所述恒流芯片组发送使能信号。在该技术方案中，控制芯片上设有多个使能信号输出端ロ，井分别连接至多个恒流芯片组，根据各个使能信号的不同来区分不同的恒流芯片组。如控制芯片向恒流芯片组A传输的使能信号为高电平，向恒流芯片组B传输的使能信号为低电平，这样控制芯片根据发出的使能信号就可以分辨出恒流芯片组A和恒流芯片组B。在上述技术方案中，优选地，连接至同一个所述控制芯片的所述数据信号输出端口和所述使能信号输出端ロ为同一控制信号输出端ロ，所述控制芯片通过多个所述控制信号输出端ロ连接至多个所述恒流芯片组，以向所述恒流芯片组发送所述数据信号和/或所述使能信号。在该技术方案中，数据信号和使能信号从控制芯片的同一个信号输出端ロ输出，控制芯片的这些输出端ロ连接多个恒流芯片组，以向恒流芯片组发送数据信号和/或使能信号，简化了电路设计。根据本技术的又一方面，还提出了一种电视机本文档来自技高网...
【技术保护点】
一种通信控制电路，其特征在于，包括：恒流芯片组，连接至背光源和控制芯片，接收来自所述控制芯片的时钟信号和控制信号，并将所述控制信号发送至所述背光源，其中，每个所述恒流芯片组中包含至少一个恒流控制芯片；所述控制芯片，设置有多个时钟信号输出端口，所述控制芯片通过多个所述时钟信号输出端口连接至多个所述恒流芯片组，以向每个所述恒流芯片组发送所述时钟信号，且所有的所述时钟信号来自相同的时钟信号源。
【技术特征摘要】
【专利技术属性】
技术研发人员：庞震华，辛晓光，徐爱臣，乔明胜，
申请(专利权)人：贵阳海信电子有限公司，青岛海信电器股份有限公司，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。