本实用新型专利技术公开了一种多功能通用异步串行UART接口模块，它包括CPU接口模块、用于存储接收信息的接收FIFO模块、用于存储发送信息的发送FIFO模块和发送接收模块，CPU接口模块的输出与发送FIFO模块的输入连接，发送FIFO模块的输出与发送控制模块的输入连接，发送控制模块的输出与发送接收模块的输入连接，发送接收模块的输出与接收控制模块的输入连接，接收控制模块的输出与接收FIFO模块的输入连接，接收FIFO模块的输出与CPU接口模块的输入连接；发送接收模块还与传输线路连接。本实用新型专利技术强大的通用性使得用户更加方便地使用，收/发FIFO模块可实现数据筛选功能，降低了数据量。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及一种多功能通用异步串行UART接口模块。
技术介绍
UART又叫做通用异步串行接口，在通信、电子和测控等领域应用非常广泛。UART的通信协议包括起始位、数据位(通常是8位)、奇偶校验位和停止位。根据应用场景的不同，UART通信中使用的协议可能不同，这主要体现在通信格式和波特率(即通信速率)的选择上，例如，在奇偶校验位的选择上，有的通信格式是奇校验，有的是偶校验，还有的没有校验，上述应用间的差异为UART在各系统间移植带来了不便。传统的UART模块在接收和发送数据过程中，每收到或者发送一个字节数据后都会向外部发出通知信号(例如中断CPU)，告知其数据收发操作完成，以期待下一次数据操作，在此基础上，现在也有在UART模块中 嵌入了缓冲存储器(绝大部分使用FIFO)，利用FIFO的较大容量的缓存和空满状态，减少了UART与外界的通信握手的次数，从而提高了 UART在数据传输中的效率。但是在有的应用场合中，需要UART对接收的数据具有一定的筛选能力和具有更加灵活的握手通信能力，例如，在某些GPS应用中，只需要速度和位置信息，不需要其他星历数据，这就要求UART具有数据选择能力。而有的应用则要求UART接收到某个固定数量的数据后向CPU发出中断。对于上述这些即一般又特定的应用需求，目前的UART还没有做到兼容。
技术实现思路
本技术的目的在于解决现有技术的不足，提供一种使用更加灵活，功能更加强大的多功能通用异步串行UART接口模块。本技术的目的是通过以下技术方案来实现的多功能通用异步串行UART接口模块，它包括CPU接口模块、用于存储接收信息的接收FIFO模块、用于存储发送信息的发送FIFO模块和发送接收模块，CPU接口模块的输出与发送FIFO模块的输入连接，发送FIFO模块的输出与发送控制模块的输入连接，发送控制模块的输出与发送接收模块的输入连接，发送接收模块的输出与接收控制模块的输入连接，接收控制模块的输出与接收FIFO模块的输入连接，接收FIFO模块的输出与CPU接口模块的输入连接；CPU接口模块还与主机连接，发送接收模块还与传输线路连接。本技术的有益效果是强大的通用性使得用户更加方便地使用，收/发FIFO模块可实现数据筛选功能，降低了数据量；采用FIFO作为发送和接收缓存，大大减少了传统UART所需的中断次数，而中断次数的减少有助于提高信息处理系统的实时性和效率。附图说明图I为本技术结构示意图。具体实施方式以下结合附图对本技术做进一步描述如图I所示，多功能通用异步串行UART接口模块，它包括CPU接口模块、用于存储接收信息的接收FIFO模块、用于存储发送信息的发送FIFO模块和发送接收模块，CPU接口模块的输出与发送FIFO模块的输入连接，发送FIFO模块的输出与发送控制模块的输入连接，发送控制模块的输出与发送接收模块的输入连接，发送接收模块的输出与接收控制模块的输入连接，接收控制模块的输出与接收FIFO模块的输入连接，接收FIFO模块的输出与CPU接口模块的输入连接。CPU接口模块实现UART与外部CPU的数据交互，包括UART向CPU发送接收到的数据和CPU向UART写各种配置参数和要发送的数据。时钟产生模块根据CPU的配置参数产生接收和发送波特率时钟；接收和发送FIFO模块分别用来存储接收和发送的数据，发送接收模块在接收数据时，对外部串行数据总线采样，提取串行数据流并组合成标准的 8位数据；在发送时，根据CPU软件配置的通信格式将8位数据位组装成串行比特流发送出去。接收控制模块位于接收FIFO和和发送接收模块之间,主要实现从发送接收模块读取接收数据并存入接收FIFO中，并根据UART的工作模式配置产生相应的中断信号。发送控制模块位于发送FIFO和发送接收模块之间，实现从发送FIFO中读取数据并送入发送接收模块的发送通道中发送出去的功能。本技术包括如下三种工作模式普通模式UART每收发完一个字节即发出握手(中断)信号，告知CPU其收发任务完成，这种模式与传统UART兼容。FIFO模式CPU首先通过UART内部的寄存器配置UART收到多少个数据，然后才向CPU发出中断。在发送时，只要发送FIFO存储器未满，即往里面存储发送数据，在接收时，UART根据预先配置的数据，接收到相应个数的数据后中断CPU，通知其读数据，并同时告诉(PU要读取的数据个数。FIFO帧模式UART根据CPU对其帧头帧尾的配置，从通信信道中自动接收属于帧头帧尾范围内数据帧，并同时对帧字节计数，在一帧数据收完并存入FIFO后，向CPU发出中断，并告诉CPU要读取的字节数据个数。本技术是集成电路内部的一个功能模块，由集成电路描述语言编程实现并在集成电路中实现。权利要求1.多功能通用异步串行UART接ロ模块，其特征在于它包括CPU接ロ模块、用于存储接收信息的接收FIFO模块、用于存储发送信息的发送FIFO模块和发送接收模块，CPU接ロ模块的输出与发送FIFO模块的输入连接，发送FIFO模块的输出与发送控制模块的输入连接，发送控制模块的输出与发送接收模块的输入连接，发送接收模块的输出与接收控制模块的输入连接，接收控制模块的输出与接收FIFO模块的输入连接，接收FIFO模块的输出与CPU接ロ模块的输入连接；CPU接ロ模块还与主机连接，发送接收模块还与传输线路连接。专利摘要本技术公开了一种多功能通用异步串行UART接口模块，它包括CPU接口模块、用于存储接收信息的接收FIFO模块、用于存储发送信息的发送FIFO模块和发送接收模块，CPU接口模块的输出与发送FIFO模块的输入连接，发送FIFO模块的输出与发送控制模块的输入连接，发送控制模块的输出与发送接收模块的输入连接，发送接收模块的输出与接收控制模块的输入连接，接收控制模块的输出与接收FIFO模块的输入连接，接收FIFO模块的输出与CPU接口模块的输入连接；发送接收模块还与传输线路连接。本技术强大的通用性使得用户更加方便地使用，收/发FIFO模块可实现数据筛选功能，降低了数据量。文档编号G06F13/38GK202650000SQ20122029517公开日2013年1月2日 申请日期2012年6月21日 优先权日2012年6月21日专利技术者王迈, 王磊 申请人:王迈本文档来自技高网...
【技术保护点】
多功能通用异步串行UART接口模块，其特征在于：它包括CPU接口模块、用于存储接收信息的接收FIFO模块、用于存储发送信息的发送FIFO模块和发送接收模块，CPU接口模块的输出与发送FIFO模块的输入连接，发送FIFO模块的输出与发送控制模块的输入连接，发送控制模块的输出与发送接收模块的输入连接，发送接收模块的输出与接收控制模块的输入连接，接收控制模块的输出与接收FIFO模块的输入连接，接收FIFO模块的输出与CPU接口模块的输入连接；CPU接口模块还与主机连接，发送接收模块还与传输线路连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：王迈，王磊，
申请(专利权)人：王迈，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。