并行分支蝶形单元的FFT的地址映射方法及装置制造方法及图纸

本发明专利技术公开了一种并行分支蝶形单元的FFT的地址映射方法及装置，其方法包括：依据FFT的采样点个数确定基数及FFT级间变换的总级数；按顺序将采样点存储至第一存储体组的存储体中；执行FFT级间变换，当当前级数m大于等于1且小于M时，将存储于当前级的存储体中的待处理数据或中间数据依据列按逻辑块移一位、行按存储体移一位的循环移位方式，并行写入下一级的个不同逻辑块中；直至当前级数m等于M时停止级间变换。通过上述基于FFT级间的变换和依据行、列循环移位的方法，实现并行分支蝶形单元FFT地址映射，即通过地址间的映射实现多组数据间的并行读写相互之间不产生影响，保证FFT运算过程中的连续性和有效性。

【技术实现步骤摘要】

本专利技术涉及通信
，更具体的说，是涉及一种并行分支蝶形单元的FFT的地址映射方法及装置。
技术介绍
当前，宽带无线系统中随着要 求传输的码元速率不断提高，传输带宽也越来越宽的情况下，为消除传输过程中的干扰和衰落等，宽带无线系统的物理层多采用 OFDM (Orthogonal Frequency Division Multiplexing,正交频分复用)技术，如WiMAX(Worldwide Interoperability for Microwave Access,全球微波互联接入)、WiFi (wireless fidelity,无线局域网)、DVB (Digital Video Broadcasting，数字视频广播)、DAB (Digital Audio Broadcasting,数字信号广播)等，上述系统基带调制部分的共同特点即均采用FFT (Fast Fourier Transformation,快速傅里叶变换)作为“调制引擎”。由于宽带系统的不断升级，人们对带宽的要求也更加苛刻起来，为提升系统的处理能力，对符合上述要求的可高速、并行、可扩展和低成本的FFT的设计需求也变得迫切起来。在现有技术中，设计并行FFT的实现架构时(在对应的FFT装置中包括控制架构内部模块间的协调调度的主控单元和外部存储器)，为了解决不可避免的高速、并行的数据读写问题，一般采用多个存储体(FFT的基数)的方式来解决上述并行数据读写的问题，并且多采用成本较低的单端口或双端口存储器。但是，依照FFT的运算规则(即利用旋转因子的周期性和对称性进行运算，该旋转因子存储于旋转因子存储器中)，在进行蝶形单元的FFT地址映射的过程中，将中间数据写入下一级存储体组时，会影响紧接着的并行数据的读取，不能保证FFT运算的连续性和有效性，尤其是当FFT的点数较多、基数较大或有多个基数混合运算时，在进行并行FFT运算时，更不能保证FFT运算的连续性和有效性。
技术实现思路
有鉴于此，本专利技术提供了一种并行分支蝶形单元的FFT的地址映射方法及装置，以克服现有技术在蝶形单元的FFT地址映射过程中，不能保证FFT运算的连续性和有效性的问题。为实现上述目的，本专利技术提供如下技术方案一种并行分支蝶形单元的快速傅里叶变换FFT的地址映射方法，包括依据快速傅里叶变换FFT的采样点个数确定FFT的基数，及所述基数对应的FFT级间变换的总级数M ;按顺序将所述采样点存储至第一存储体组的存储体中，所述存储体的个数为当前确定FFT的基数中的最高基的数值Dmax ；依据当前确定的基数在第一存储体组与第二存储体组之间执行FFT级间变换，具体为当当前级数m大于等于I且小于M时，将存储于当前级的存储体中的待处理数据或中间数据依据列按逻辑块移一位、行按存储体移一位的循环移位方式，并行写入下一级的A=个不同逻辑块中，所述m的取值范围为I M ;循环执行上述FFT级间变换至当前级数m等于M。优选地，所述执行FFT级间变换时，将当前级m中的A=个逻辑块进行划分，且一个逻辑块对应划分为下一级的D个逻辑块。优选地，所述循环移位的范围包括行的循环范围为存储体组中的存储体个数； 列的循环范围为各级每个逻辑块中所包含的每个存储体的地址个数。优选地，所述循环移位写入数据的方式为先按存储体进行移位，再按逻辑块进行移位，后按逻辑块内列移位后写入数据。优选地，所述循环移位写入数据的方式为先按逻辑块内列移位，再按逻辑块进行移位，后按存储体进行移位后写入数据。优选地，包括当FFT的采样点数为4或8的整数次幂时，确定FFT的基数为单一基，所述单一基为基2、基4或基8 ;当前确定FFT的基数中的最高基的数据Dmax等于所述单一基的数值；所述单一基数对应的FFT级间变换的总级数M为以单一基为底采样点数的对数。优选地，包括当FFT的采样点数不为4或8的整数次幂时，确定FFT的基数为混合基，所述混合基为基2、基4或基8的任意组合；当前确定FFT的基数中的最高基的数据Dmax为混合基数中的最高基的数值；所述混合基对应的FFT级间变换的总级数M具体为将不为4或8的整数次幂的采样点数分解为混合基中各单一基的整数次幂数值的乘积；计算各所述单一基对应的级数，获取所述混合基中各单一基对应的级数的总和为总级数M ;当进行FFT级间变换时，先依据基4或基8执行FFT级间变换，最后一级执行基2或基4的运算。一种并行分支蝶形单元的快速傅里叶变换FFT的地址映射装置，包括主控单元、旋转因子存储器和外部存储器，还包括并行分支蝶形单元组，用于经主控单元控制确定FFT的基数，进行FFT级间运算；第一内部存储体组和第二内部存储体组，用于存储进行FFT级间变换时，列按逻辑块移一位、行按存储体移一位的循环移位方式并行写入或读出的待处理数据或中间数据；地址产生单元，用于向所述旋转因子存储器、所述外部存储器、所述第一内部存储体组和第二内部存储体组提供进行FFT级间变换时读取的地址。经由上述的技术方案可知，与现有技术相比，本专利技术公开了一种并行分支蝶形单元的FFT的地址映射方法及装置，基于FFT级间的变换和依据行、列循环移位的方法，实现并行分支蝶形单元FFT地址映射，能够解决并行分支蝶形单元运算时FFT的级间数据读写问题，即通过地址间的映射实现多组数据间的并行读写相互之间不产生影响，保证FFT运算过程中的连续性和有效性，并且可采用普通常用的低成本单端口或双端口存储器实现并行FFT运算，进一步降低了实现成本与复杂度。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。图I为本专利技术实施例一公开的一种并行分支蝶形单元的FFT的地址映射方法流程图；图2为本专利技术一种并行分支蝶形单元FFT 64点DIF4地址变换的示意流程图；图3为本专利技术一种并行分支蝶形单元FFT 64点DIF8地址变换的示意流程图；图4为本专利技术一种应用并行分支蝶形单元FFT地址映射方法的FFT实现结构示意图。具体实施方式 为了引用和清楚起见，下文中使用的技术名词的说明、简写或缩写总结如下FFT Fast Fourier Transformation,快速傅里叶变换；DIF :频率抽取，为FFT算法中的一种，另一种为时间抽取DIT ；data:数据。下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。由
技术介绍
可知，在利用现有技术中的构架解决高速、并行的数据读写问题时，其中对应的FFT装置在进行蝶形单元的FFT地址映射的过程中，将处理过程中的中间数据写入下一级存储体组时，会影响紧接着的并行数据的读取，不能保证FFT运算的连续性和有效性，尤其是当FFT的点数较多、基数较大或有多个基数混合运算时，在进行并行FFT运算时，更不能保证FFT运算的连续性和有效性。因此，本专利技术提供了一种本文档来自技高网...

【技术保护点】
一种并行分支蝶形单元的快速傅里叶变换FFT的地址映射方法，其特征在于，包括：依据快速傅里叶变换FFT的采样点个数确定FFT的基数，及所述基数对应的FFT级间变换的总级数M；按顺序将所述采样点存储至第一存储体组的存储体中，所述存储体的个数为当前确定FFT的基数中的最高基的数值Dmax；依据当前确定的基数在第一存储体组与第二存储体组之间执行FFT级间变换，具体为：当当前级数m大于等于1且小于M时，将存储于当前级的存储体中的待处理数据或中间数据依据列按逻辑块移一位、行按存储体移一位的循环移位方式，并行写入下一级的个不同逻辑块中，所述m的取值范围为1～M；循环执行上述FFT级间变换至当前级数m等于M。FDA0000071557360000011.tif

【技术特征摘要】

【专利技术属性】
技术研发人员：亓中瑞，陈杰，曲文泽，瞿海慧，
申请(专利权)人：中国科学院微电子研究所，
类型：发明
国别省市：