半导体二极管制造技术

本发明专利技术公开一种半导体二极管，包括：半导体基底，具有第一导电型的轻掺杂区；第一重掺杂区，位于所述轻掺杂区内，且具有与所述第一导电型相反的第二导电型；第二重掺杂区，位于所述轻掺杂区内且与所述第一重掺杂区直接接触，其具有所述第一导电型；第一金属硅化物层，位于所述半导体基底上，且与所述第一重掺杂区直接接触；第二金属硅化物层，位于所述半导体基底上，且与所述第二重掺杂区直接接触，其中所述第二金属硅化物层与所述第一金属硅化物层隔开。本发明专利技术所提出的半导体二极管可降低半导体二极管的重掺杂区的接触电阻，进而有效的减少半导体二极管的功率损失。

【技术实现步骤摘要】

本专利技术有关于ー种半导体装置，且特别是有关于ー种可減少功率损失的半导体ニ极管。
技术介绍
半导体ニ极管为熟知的电子组件，其限制了电荷载子的流动方向。半导体ニ极管容许电流往预定的方向流动，且实质阻挡通往相反于预定的方向的电流。在没有ニ极管的情形下，大部分的电子装置无法进行操作。大部分惯用的半导体ニ极管为p-n接面ニ极管，其由半导体材料所构成，例如硅、神化镓(GaAs)或碳化硅(SiC)，其内具有杂质元素，用以调整其操作特性。p-n接面 ニ极管广泛使用于低电压开关、电源供应器、电源转换器及相关应用。在现有技术中，当在阴极(η侦 侧施加正电压、在阳极(P-侧)侧施加负电压时，上述P-n接面ニ极管会阻挡电流直至阴极电压高到足以发生崩溃。在反向偏压(reverse bias)的操作模式中，从阴极至阳极的电流非常低，且称其为漏电流。当在阳极侧施加正电压、在阴极侧施加负电压时，称此操作模式为正向偏压(forward bias) (ニ极管的跨电压称为正向偏压电压)。从阳极至阴极的电流随着正向偏压电压的増加而增加。因电流上升的作用，当达到阈值电压(thresholdvoltage)(或称为导通电压(turn on voltage))时,ニ极管将切换至导通状态(ON state)。而超过导通电压时，电流将会明显增加。通常ニ极管所需的导通电压约为0. 7伏特左右，且ニ极管的功率损失与正向偏压电压成正比。在许多家用电子装置中，例如电视机或微波炉等等，使用家用电压来供电，因此可忍受(tolerate)电路中二极管的功率损失。然而，对于使用电池供电的电子装置来说，例如笔记本电脑、手机或数字相机等等则无法忍受上述功率损失，其原因在于上述功率损失会直接缩短电池寿命，进而影响到电子装置的可用性(usability)。由于半导体装置的尺寸持续的缩小而集成电路中的装置密度持续的增加，因此集成电路中功率损失的问题变得更为严重。因此，有必要寻求ー种新的半导体ニ极管设计，其能够改善上述的问题。
技术实现思路
由此，本专利技术的目的为提供半导体ニ极管，以有效的减轻半导体ニ极管的功率损失，从而改善集成电路中功率损失的问题。本专利技术提供的半导体ニ极管，包括半导体基底，其具有第一导电型的轻掺杂区；第一重掺杂区，位于所述轻掺杂区内，且具有与所述第一导电型相反的第二导电型；第二重掺杂区，位于所述轻掺杂区内，且与所述第一重掺杂区直接接触，其具有所述第一导电型；第一金属硅化物层，位于所述半导体基底上，且与所述第一重掺杂区直接接触；第二金属硅化物层，位于所述半导体基底上，且与所述第二重掺杂区直接接触，其中所述第二金属硅化物层与所述第一金属娃化物层隔开。本专利技术所提出的半导体ニ极管，可降低半导体ニ极管的重掺杂区的接触电阻，进而能够有效的减少半导体ニ极管的功率损失，从而改善集成电路中功率损失的问题。对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说，本专利技术的目的是明显的。附图说明图IA为根据本专利技术ー实施方式的半导体ニ极管的平面示意图；图IB为沿图IA中1B-1B’线的剖面示意图。具体实施例方式在通篇说明书及权利要求当中使用了某些词汇来指称特定的组件。本领域的技术人员应可理解，电子设备制造商可能会用不同的名词来称呼同一个组件。本说明书及权利 要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的“包括”为开放式的用语，故应解释成“包括但不限定干”。如图IA及图IB所示，其分别为根据本专利技术ー实施方式的半导体ニ极管10的平面示意图以及沿图IA中1B-1B’线的剖面示意图。在本实施方式中，半导体ニ极管10可以实现为例如P-n接面ニ极管。半导体ニ极管10包括半导体基底100。半导体基底100可包括硅或其他第III主族、第IV主族和/或第V主族元素。可通过例如布植エ序(implantprocess)或其他常用的掺杂エ序，在半导体基底100内形成具有第一导电型(例如，η型或P型)的轻掺杂井区(其也称为轻掺杂区或井区)102。在本实施方式中，半导体基底100可具有与轻掺杂区102的第一导电型相反的第二导电型。举例来说，半导体基底100的第ニ导电型为P型，而轻掺杂井区102的第一导电型为η型。另外，可通过在半导体基底100内布植磷或砷而形成轻掺杂井区102。在另ー实施方式中，可通过在半导体基底100上成长嘉晶(epitaxial)半导体层,接着对其进行η型杂质布植エ序而形成轻掺杂井区102。隔离结构103形成于半导体基底100的轻掺杂井区102内，以在其中限定出主动区(active area)0D。在本实施方式中，可使用浅沟槽隔离结构(shallow trenchisolation, STI)作为隔离结构103，然而在其他实施方式中，也可使用熟知的局部硅氧化结构(local oxidation of silicon, LOCOS)。第一重掺杂区104，其具有与半导体基底100相同的第二导电型，以及第二重掺杂区105，其具有与轻掺杂井区102相同的第一导电型，分别形成于轻掺杂井区102内且对应于主动区0D，其中第二重掺杂区105与第一重掺杂区104直接接触，以形成半导体ニ极管10的p-n接面，且第一重掺杂区104与第二重掺杂区105 二者被由隔离结构103所形成的环状体所环绕，如图IA所示。在本实施方式中，第一重掺杂区104与第二重掺杂区105可通过进行不同的离子布值エ序而形成。第一金属硅化物层106以及第二金属硅化物层108设置于半导体基底100的轻掺杂井区102上，且分别与第一重掺杂区104及第二重掺杂区105直接接触。在ー实施方式中，第一金属硅化物层106及第ニ金属硅化物层108可包括镍硅化物。另外，在其他实施方式中，第一金属硅化物层106及第ニ金属硅化物层108可包括适当的其他金属硅化物，例如钛硅化物、钴硅化物、钽硅化物、钼硅化物或其组合。可采用传统的硅化工序形成第一金属硅化物层106及第ニ金属硅化物层108。举例来说，可在形成任何金属硅化物层之前，在半导体基底100上沉积抗氧化保护(resistprotective oxide, RP0)层(图未示)，接着可选择性去除位于需进行娃化工序处的抗氧化保护层。金属层(图未示)选择性形成于轻掺杂井区102上，形成金属层处对应于主动区OD且其未被抗氧化保护层所覆盖。可对金属层进行高温退火エ序(high temperatureannealing process),使金属层与下方的半导体基底100发生反应,而分别形成与第一重掺杂区104直接接触的第一金属硅化物层106及与第二重掺杂区105直接接触的第二金属硅化物层108。最后,去除抗氧化保护层，使第一金属娃化物层106与第二金属娃化物层108隔开。在半导体基底100上设置内层介电(interlayer dielectric, ILD)层110(图IA中未示出)，其可包括氧化物、氮化物、氮氧化物或其组合或低介电材料(low kmaterial),例如氟娃玻璃(fluorinated silicate glass, FSG)、掺杂碳的氧化物(carbondoped oxide)、甲基娃酸盐类(methyl 本文档来自技高网...

【技术保护点】
一种半导体二极管，包括：半导体基底，具有第一导电型的轻掺杂区；第一重掺杂区，位于所述轻掺杂区内，且具有与所述第一导电型相反的第二导电型；第二重掺杂区，位于所述轻掺杂区内，且与所述第一重掺杂区直接接触，其具有所述第一导电型；第一金属硅化物层，位于所述半导体基底上，且与所述第一重掺杂区直接接触；第二金属硅化物层，位于所述半导体基底上，且与所述第二重掺杂区直接接触，其中所述第二金属硅化物层与所述第一金属硅化物层隔开。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：杨明宗，李东兴，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：