基于数据总线的ECC纠错方法及系统技术方案

本申请公开了一种基于数据总线的ECC纠错方法及系统，该系统包括一ECC桥接器，所述ECC桥接器包括与总线Master连接的总线Master接口以及与Slave连接的Slave接口，所述ECC桥接器中还包括ECC校验码生成电路、ECC校验电路以及ECC纠错电路。本发明专利技术通过将总线Master对小于ECC基本保护单元的访问需求自动处理成符合ECC基本保护单元位宽要求的访问，有效地控制了Slave?IP内存的增加。

【技术实现步骤摘要】

本申请涉及随机存取设备
，尤其涉及一种基于数据总线的ECC纠错方法及系统。
技术介绍
电磁干扰如背景辐射可能会造成随机存取设备中的某位自发得向相反状态翻转。即使是单bit的内存错误也可能会造成系统的暴走，甚至造成硬件的损坏。这在汽车电子，轨道交通，航空航天等对可靠性要求极高的系统中是不能允许的。为了降低错误的概率，ECC纠错的方法在存储设备当中得到了广泛的应用。在AHB或CLB等总线当中并没有定义ECC保护的功能，一般ECC保护的功能实现在各个Slave自己的电路当中。由于总线没有ECC功能，各IP需要独立设计ECC保护电路，增加了 IP设计负担，而且无法复用ECC保护电路，造成了资源的浪费。 综上所述，有必要提供一种基于数据总线的ECC纠错方法及系统以解决上述问题。
技术实现思路
有鉴于此，本专利技术提供一种基于数据总线的ECC纠错方法及系统，有效地控制了Slave IP内存的增加。为了实现上述目的，本申请实施例提供的技术方案如下—种基于数据总线的ECC纠错方法，所述方法包括以下步骤S1、ECC桥接器判断数据总线Master发出的操作命令数据的种类，若为写操作，则执行步骤S2 ；S2、判断操作命令数据是否小于ECC基本保护单元的大小，若是，执行步骤S3，若否，执行步骤S4;S3、进入总线读状态，向Slave发出一个ECC基本保护单元的读要求，ECC桥接器中的ECC校验码生成电路生成SECDED纠错编码并通过ECC校验电路进行校验，若校验无错误，合并操作命令数据并写入Slave中；若校验有错误，ECC桥接器中的ECC纠错电路进行纠错，如ECC纠错成功，合并纠错后的操作命令数据并写入Slave中，如ECC纠错失败，向总线Master发出访问出错信号；S4、进入总线写状态，写总线通过ECC校验码生成电路生成SE⑶ED纠错编码，并和原数据合并后传递给指定Slave。作为本专利技术的进一步改进，所述步骤SI还包括若操作命令数据为读操作，向Slave发出一个ECC基本保护单元的读要求，ECC桥接器中的ECC校验电路进行校验，若无错误，则将读数据传递给总线Master ;若有错误，ECC桥接器中的ECC纠错电路进入纠错状态，若纠错失败，向总线Master发出访问出错信号，若纠错成功，将纠错后的数据传递给总线Master。作为本专利技术的进一步改进，所述步骤SI前还包括ECC桥接器侦查总线Master的访问地址，判断访问地址是否为受ECC保护的内存区域，若是，数据总线Master发出操作命令数据给ECC桥接器，若否，操作命令数据直接访问要求旁路。作为本专利技术的进一步改进，所述ECC基本保护单元的有效数据位数为2位，其中η为大于或等于4的整数。作为本专利技术的进一步改进，所述ECC校验码生成电路生成SE⑶ED纠错编码检验位数为η+2。作为本专利技术的进一步改进,所述总线Master接口的位宽为2n位，Slave接口的位宽为2n+(n+2)位。 相应地，一种基于数据总线的ECC纠错系统，所述系统包括一 ECC桥接器，所述ECC桥接器包括与总线Master连接的总线Master接口以及与Slave连接的Slave接口，所述ECC桥接器中还包括ECC校验码生成电路、ECC校验电路以及ECC纠错电路。作为本专利技术的进一步改进，所述总线Master发出的操作命令数据的有效数据位数为2位，其中η为大于或等于4的整数。 作为本专利技术的进一步改进，所述ECC校验码生成电路生成SE⑶ED纠错编码检验位数为η+2。作为本专利技术的进一步改进,所述总线Master接口的位宽为2n位，Slave接口的位宽为2n+(n+2)位。由以上技术方案可以见，本专利技术基于数据总线的ECC纠错方法及系统采用桥接器的方式提供总线ECC保护功能,各Slave可共享ECC逻辑，Slave接口设计简单，桥接器对总线Master没有约束,Master接口无需任何修改,并仍可发射小于ECC基本保护单元的访问要求，桥接器自动维护内存中ECC校验位和有效数据位的一致性。通过将总线Master对小于ECC基本保护单元的访问需求自动处理成符合ECC基本保护单元位宽要求的访问，有效地控制了 Slave IP内存的增加。附图说明为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I为本专利技术基于数据总线的ECC纠错方法的流程示意图；图2为本专利技术基于数据总线的ECC纠错系统的结构示意图；图3为本专利技术一实施例中基于数据总线的ECC纠错系统的连接示意图；图4为本专利技术一实施例中Byte写的时序示意图。具体实施例方式为了使本
的人员更好地理解本申请中的技术方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。ECC纠错的基本原理要求内存除存放基本数据的空间外，还需增加额外的内存空间来存放校验码。ECC代码中以SE⑶ED Hamming Code使用最为普遍。SE⑶ED HammingCode允许单bit纠错并可监测出双bit错误。下述表I是SE⑶ED编码中有效数据位和校验码位数的关系本文档来自技高网...

【技术保护点】
一种基于数据总线的ECC纠错方法，其特征在于，所述方法包括以下步骤：S1、ECC桥接器判断数据总线Master发出的操作命令数据的种类，若为写操作，则执行步骤S2；S2、判断操作命令数据是否小于ECC基本保护单元的大小，若是，执行步骤S3，若否，执行步骤S4；S3、进入总线读状态，向Slave发出一个ECC基本保护单元的读要求，ECC桥接器中的ECC校验码生成电路生成SECDED纠错编码并通过ECC校验电路进行校验，若校验无错误，合并操作命令数据并写入Slave中；若校验有错误，ECC桥接器中的ECC纠错电路进行纠错，如ECC纠错成功，合并纠错后的操作命令数据并写入Slave中，如ECC纠错失败，向总线Master发出访问出错信号；S4、进入总线写状态，写总线通过ECC校验码生成电路生成SECDED纠错编码，并和原数据合并后传递给指定Slave。

【技术特征摘要】
1.一种基于数据总线的ECC纠错方法，其特征在于，所述方法包括以下步骤 51、ECC桥接器判断数据总线Master发出的操作命令数据的种类，若为写操作，则执行步骤S2 ； 52、判断操作命令数据是否小于ECC基本保护单元的大小，若是，执行步骤S3，若否，执行步骤S4 ； 53、进入总线读状态，向Slave发出一个ECC基本保护单元的读要求，ECC桥接器中的ECC校验码生成电路生成SE⑶ED纠错编码并通过ECC校验电路进行校验，若校验无错误，合并操作命令数据并写入Slave中；若校验有错误，ECC桥接器中的ECC纠错电路进行纠错，如ECC纠错成功，合并纠错后的操作命令数据并写入Slave中，如ECC纠错失败，向总线Master发出访问出错信号； 54、进入总线写状态，写总线通过ECC校验码生成电路生成SE⑶ED纠错编码，并和原数据合并后传递给指定Slave。2.根据权利要求I所述的方法，其特征在于，所述步骤SI还包括 若操作命令数据为读操作，向Slave发出一个ECC基本保护单元的读要求，ECC桥接器中的ECC校验电路进行校验，若无错误，则将读数据传递给总线Master ;若有错误，ECC桥接器中的ECC纠错电路进入纠错状态，若纠错失败，向总线Master发出访问出错信号，若纠错成功，将纠错后的数据传递给总线Master。3.根据权利要求I所述的方法，其特征在于，所...

【专利技术属性】
技术研发人员：郑茳，肖佐楠，匡启和，竺际隆，张艳丽，
申请(专利权)人：苏州国芯科技有限公司，
类型：发明
国别省市：