可提高数据校正能力的闪存装置制造方法及图纸

本发明专利技术提供一种可提高数据校正能力的闪存装置，包括一控制器及至少一具有一主区域及一保留区域的闪存，主区域包括多个扇区，控制器在这些扇区当中设定至少一扇区为一辅助扇区，其余各扇区分别设定为一用以储存数据的数据扇区，辅助扇区辅助扩增保留区域的记忆空间，扩增后的保留区域根据数据扇区的数量切分成多个保留空间，各保留空间分别配置于对应的数据扇区以记录一校验数据的错误校正码，由此，牺牲部分的主区域空间来扩大保留区域空间，将可以记录编码长度较长的错误校正码，进而提高数据的校正能力。

【技术实现步骤摘要】

本专利技术涉及一种闪存装置，特别是涉及一种可提高数据校正能力的闪存装置。
技术介绍
目前半导体制造技术的快速发展，闪存装置的记忆容量相对地提高，而逐渐广泛地使用在数据备份上。然而，随着闪存装置容量增加，数据产生错误的可能性也跟着增加。就此，如何提高闪存装置的数据可靠度一直是内存制造厂商所要解决的关键问题。如图IA所示，为现有闪存装置的闪存的数据结构示意图。如图所示，现有闪存装 置的闪存10的数据结构将以页面(Page)为单位进行解读。闪存10的数据结构包括一主区域(main area) 11及额外配置一保留区域(sparearea) 13。主区域11包括有多个数据扇区111，以一 8K字节的页面为例，若每一数据扇区111设计成IK字节大小，则主区域11将会有八个数据扇区(I N ;N=8)111。保留区域13根据各数据扇区111的数量将其记忆容量均分成多个保留空间(spare space) 131，例如八个。进一步参考图1B，每一数据扇区111将会对应分配到一保留空间131。就以IK字节数据扇区111为例，目前内存制造厂商的规格设计一般会配置Lal长度(如32字节)的保留空间131，而保留区域13的记忆空间将可为LI长度(如LalX8=256字节)。该保留空间131主要用以存放错误校正码(Error correction codes ;ECC码)。再者,可产生ECC码的算法有多种，例如BCH编码、里德.穆勒编码(Reed-Muller code)、里德.所罗门编码(Reed-Solomon code)等等。借由ECC码进行数据校验,将可对于各数据扇区111所储存的数据进行容错更正，而增加数据的可靠度。早期闪存只能表示两种状态O与I的单层元件(single level cells ;SLC)技术。为了提高记忆容量或存取速度，目前闪存以发展至多层元件(multi level cells ;MLC)技术，并可表示四种以上的状态(如00、01、10、11)。然而，对于多层元件的闪存发生错误数据的可能性比单层单元的闪存要高许多。在此，若要具备更多数据字节的校正能力，相对地也要增加ECC码的编码长度才能达成。以BCH编码算法为例，对于IK字节的数据扇区111进行16字节(BCH16)的数据校正，大约需要28字节的空间来记录ECC码，则目前配置Lal长度(如32字节)的保留空间131是足够存放的。然而，为了进一步提高数据扇区111的数据可靠度，要求ECC算法具备更多数据字节的校正能力时，如采用BCH 40，则目前配置Lal长度(如32字节)的保留空间131将不足以应对，如执行BCH 40大约需要70字节空间。由此可见，以往闪存的数据校正能力，将会因为保留空间131的空间大小而受到限制。再者，保留空间131的容量空间也会因为内存制造厂商的规格限制而无法自行加大，使得闪存的数据可靠度无法有效提高，其产品质量一直受到消费者的质疑
技术实现思路
本专利技术的一目的，在于提供一种闪存装置，其包括至少一闪存，闪存中包括一用以储存数据的主区域及一用以记录校验数据的保留区域，闪存装置可将部分的主区域空间移转作为保留区域空间，则原本保留区域空间将可因此扩增，如此，牺牲部分的主区域空间，将可提供更多的保留区域空间记录编码长度较长的错误校正码，借以提高数据的校正能力，增加闪存的数据可靠度。本专利技术的一目的，在于提供一种闪存装置，其多通道的多个闪存整合在一单通道的闪存模块中，以有效降低数据空间的损耗比例。为了达到上述目的，本专利技术提供一种闪存装置，包括一控制器；及至少一闪存，包括一主区域，包括多个扇区，控制器在多个扇区的中选择设定至少一扇区为一辅助扇区，其余各扇区分别设定为一数据扇区，各数据扇区用以储存数据；及一保留区域，辅助扇区用以辅助扩增保留区域的记忆空间，扩增后的保留区域根据数据扇区的数量切分成多个保留空间，各保留空间分别配置于对应的数据扇区以记录一用以校验储存数据的错误校正码。·本专利技术又提供一种闪存装置，包括一控制器；及至少一闪存模块，其整合有多个闪存，闪存模块经由一通道与控制器进行沟通，闪存模块包括一主区域，包括多个扇区，其中控制器在多个扇区的中选择设定至少一扇区为一辅助扇区，其余各扇区分别设定为一数据扇区，各数据扇区用以储存数据；及一保留区域，辅助扇区用以扩增保留区域的记忆空间，扩增后的保留区域相对于各数据扇区的数量均分成多个保留空间，各保留空间分别配置于对应的数据扇区且用以记录与一错误校正码。本专利技术一实施例中，其中控制器利用一 BCH编码、一里德.穆勒编码算法(Reed-Muller code)、一里德·所罗门编码算法(Reed-Solomon code)或一可运算错误校正码的算法执行数据的容错校正。附图说明图IA为现有闪存装置的闪存的数据结构示意图；图IB为现有数据扇区与其配置的保留空间的数据结构示意图；图2为本专利技术可提高数据校正能力的闪存装置一较佳实施例的电路结构示意图；图3A为本专利技术闪存一较佳实施例的数据结构示意图；图3B为本专利技术数据扇区与其配置的保留空间一较佳实施例的数据结构示意图；图4为本专利技术可提高数据校正能力的闪存装置又一实施例的电路结构示意图；图5A为本专利技术闪存模块一实施例的数据结构示意图；图5B为本专利技术数据扇区与其配置的保留空间一实施例的数据结构示意图。附图标记10:闪存11 :主区域111:数据扇区13:保留区域131 :保留空间20 :控制器300:闪存装置30:闪存301 :通道31 :主区域310 :主区域311 :数据扇区313:辅助扇区33 :保留区域330 :保留区域331 :保留空间35:闪存模块351 :通道36 :主区域360 :主区域37 :保留区域370 :保留区域 371 :保留空间500 :闪存装置具体实施例方式请参考图2为本专利技术可提高数据校正能力的闪存装置一较佳实施例的电路结构示意图，并且一并参考图3A及图3B分别为本专利技术闪存一较佳实施例的数据结构示意图及数据扇区与其配置的保留空间的数据结构示意图。如图所示，闪存装置300包括一控制器20及至少一闪存30，各闪存30通过各自的通道301与控制器20进行数据传输。再者，本专利技术闪存30以页面(Page)为数据单位进行解读，其页面大小也可为1K、2K、4K、8K或16Κ字节(Bytes)等尺寸。闪存的数据结构30包括一主区域(main area)31及一保留区域(spare area)33。主区域31包括多个扇区(或称为次页面)311、313，本实施例以一 8K字节页面为例，若每一扇区311、313设计成IK字节大小，则主区域31将会有八个扇区(I Ν;Ν=8)311、313。再者，接着说明8k字节页面范例，一般内存制造厂商会额外配置LI长度(如32字节X 8=256字节)的保留区域33。此额外配置的保留区域33的空间大小也可随着内存制造厂商的生产成本或制作规格而不同。接着说明，本专利技术控制器20在这些扇区311、313之中选择设定至少一扇区313为辅助扇区，则其余各扇区311分别设定为数据扇区。数据扇区311用以储存数据，而辅助扇区313用以辅助扩充原本保留区域33的记忆空间。以本实施例为例，若设定一个扇区313为辅助扇区，其余七个扇本文档来自技高网...

【技术保护点】
一种可提高数据校正能力的闪存装置，其特征在于，包括：一控制器；及至少一闪存，包括：一主区域，包括多个扇区，控制器在多个扇区的中选择设定至少一扇区为一辅助扇区，其余各扇区分别设定为一数据扇区，各数据扇区用以储存数据；及一保留区域，辅助扇区用以辅助扩增保留区域的记忆空间，扩增后的保留区域根据数据扇区的数量切分成多个保留空间，各保留空间分别配置于对应的数据扇区以记录一用以校验储存数据的错误校正码。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：吴锡熙，
申请(专利权)人：宜鼎国际股份有限公司，
类型：发明
国别省市：