芯片的内部时钟偏差的校准方法及系统技术方案

本发明专利技术实施例涉及电子技术领域，公开了一种芯片的内部时钟偏差的校准方法。其中，该方法包括：为芯片外接晶振；使芯片的内部时钟从一个预定的I/O口输出；将芯片的一个GPIO配置为输入模式，并与所述预定的I/O口连接；芯片执行预定的时钟校准代码；计数芯片的内部时钟在预定时间段内的翻转电平次数N1以及时钟校准代码的执行总拍数N2；通过公式Δ=f0-f＝f0-f1*N1/N2计算得到所述芯片的内部时钟的偏差值Δ；记录所述偏差值Δ作为芯片的内部时钟的校准值。本发明专利技术同时还公开了一种芯片的内部时钟偏差的校准系统。实施本发明专利技术实施例，可对芯片的内部时钟的偏差实现精确地校准，确保芯片的内部时钟的精确性。

【技术实现步骤摘要】

本专利技术涉及电子
，具体涉及ー种芯片的内部时钟偏差的校准方法及系统。
技术介绍
在嵌入式系统中，芯片内部常常设置有一些定时时钟，以实现定时控制、定时测量或者延时动作，但由于IC (Integrated Circuit,集成电路)设计或者制造エ艺的原因，嵌入式控制芯片中的定时时钟难免出现一定的个体差异，使得一些芯片中的定时时钟与设计标准有一定的偏差，这种偏差将会导致定时时间不准、芯片在应用时出现问题，导致事件的提前或推迟发生，例如应用在定时爆破吋，如果定时不准，导致提前或者推迟爆破都会产生严重后果
技术实现思路
本专利技术实施例所要解决的技术问题是提供一种芯片的内部时钟偏差的校准方法及系统，可为芯片的内部时钟提供校准，解决定时时钟与设计标准有偏差的问题。本专利技术实施例提供一种芯片的内部时钟偏差的校准方法，包括为所述芯片外接频率为预定频率f I的晶振，以使芯片执打指令的时钟为外接的所述晶振的时钟；配置所述芯片的引脚以使所述芯片的内部时钟从一个预定的I/O ロ输出；将所述芯片的ー个GPIO配置为输入模式，并与所述预定的I/O ロ连接；所述芯片执行预定的时钟校准代码；计数所述芯片的本文档来自技高网...

【技术保护点】
一种芯片的内部时钟偏差的校准方法，其特征在于，包括：为所述芯片外接频率为预定频率f1的晶振，以使芯片执行指令的时钟为外接的所述晶振的时钟；配置所述芯片的引脚以使所述芯片的内部时钟从一个预定的I/O口输出；将所述芯片的一个GPIO配置为输入模式，并与所述预定的I/O口连接；所述芯片执行预定的时钟校准代码；计数所述芯片的内部时钟在预定时间段内的翻转电平次数N1以及所述时钟校准代码在所述预定时间段内的执行总拍数N2；通过公式Δ=f0？f＝f0？f1*N1/N2计算得到所述芯片的内部时钟的偏差值Δ；其中，f为所述芯片的内部时钟的实际时钟频率，f0为所述芯片的内部时钟的设计频率f0；记录所述偏差值Δ作为...

【技术特征摘要】
1.一种芯片的内部时钟偏差的校准方法，其特征在于，包括为所述芯片外接频率为预定频率fl的晶振，以使芯片执行指令的时钟为外接的所述晶振的时钟；配置所述芯片的引脚以使所述芯片的内部时钟从一个预定的I/o ロ输出；将所述芯片的ー个GPIO配置为输入模式，并与所述预定的I/O ロ连接；所述芯片执行预定的时钟校准代码；计数所述芯片的内部时钟在预定时间段内的翻转电平次数NI以及所述时钟校准代码在所述预定时间段内的执行总拍数N2 ；通过公式A=fO_f = fO_fl*Nl/N2计算得到所述芯片的内部时钟的偏差值Λ ;其中，f为所述芯片的内部时钟的实际时钟频率，f0为所述芯片的内部时钟的设计频率f0 ；记录所述偏差值Λ作为芯片的内部时钟的校准值。2.根据权利要求I所述的方法，其特征在干，所述计数所述芯片的内部时钟在预定时间段内的翻转电平次数NI以及所述时钟校准代码在所述预定时间段内的执行总拍数Ν2包括至少二次的计数所述芯片的内部时钟在预定时间段内的翻转电平次数NI以及所述时钟校准代码在所述预定时间段内的执行总拍数Ν2，得到包括至少ニ组Ν1、Ν2的数据；所述通过公式A=fO_f = fO_fl*Nl/N2计算得到所述芯片的内部时钟的偏差值Λ包括根据所述至少ニ组包括NI、Ν2的数据，通过公式A=fO-f = fO-fl*Nl/N2分别计算得到所述芯片的内部时钟的至少ニ个偏差值Λ ；所述方法还包括计算所述至少ニ个偏差值△的平均值；所述记录所述偏差值△作为芯片的内部时钟的校准值包括记录所述平均值作为芯片的内部时钟的校准值。3.根据权利要求I或2所述的方法，其特征在于，所述预定频率Π大于所述芯片的内部时钟的设计频率f0的两倍。4.根据权利要求3所述的方法，其特征在于，所述预定频率Π为12MHz，所述芯片的内部...

【专利技术属性】
技术研发人员：胡家安，刘尚林，邹年欢，
申请(专利权)人：深圳芯邦科技股份有限公司，
类型：发明
国别省市：