一种存储器测试电路、存储器测试方法和相关装置制造方法及图纸

本申请实施例公开了一种存储器测试电路、存储器测试方法和相关装置，用于对存储器进行测试。本申请实施例电路包括：联合测试工作组JTAG接口和多级存储器内建自测试MBIST模组；各级MBIST模组串联，每一级MBIST模组均连接有各自对应的至少一个存储器；第一级MBIST模组的输入端接JTAG接口，最后一级MBIST模组的输出端接JTAG接口，以在第一级MBIST模组的输入端接收到JTAG接口发送的多个测试向量时，根据每一个测试向量的MBIST组编号信息将测试向量分配至每一级MBIST模组，每一级MBIST模组基于各自的测试向量对所连接的存储器进行测试得到测试结果，再将每一级MBIST模组的测试结果汇总并从最后一级MBIST模组的输出端发送至JTAG接口。

【技术实现步骤摘要】

本申请实施例涉及芯片领域，尤其涉及一种存储器测试电路、存储器测试方法和相关装置。

技术介绍

1、随着科技的不断发展，人们的生活生产水平不断提高。存储器的出现，使得人们能够存储一些重要的信息，直至需要时再进行读取。为了保证存储器的工作效率，需对存储器进行测试。根据存储器分布规整的特点，现有的方案是利用内存自建自动测试(mbist，memory built-in self test)模组来进行测试。

2、然而，现有的方案中，是向各mbist模组输入固定测试向量，即使用固定算法，这致测试效率较低且测试正确率无法随算法优化而提升，灵活性差，这致测试效率较低，给测试人员带来较大的不便。

技术实现思路

1、本申请实施例提供了一种存储器测试电路、存储器测试方法和相关装置，用于存储器测试。

2、本申请实施例第一方面提供了一种存储器测试电路，包括：联合测试工作组jtag接口和多级存储器内建自测试mbist模组；

3、各级所述mbist模组串联，每一级所述mbist模组均连接有各自对应的至少一本文档来自技高网...

【技术保护点】

1.一种存储器测试电路，其特征在于，包括：联合测试工作组JTAG接口和多级存储器内建自测试MBIST模组；

2.根据权利要求1所述的存储器测试电路，其特征在于，所述MBIST模组包括控制模块和状态机模块；

3.一种存储器测试方法，其特征在于，应用于如权利要求1和2所述的存储器测试电路，所述方法包括：

4.根据权利要求3所述的存储器测试方法，其特征在于，若所述测试向量为包括测试模式信息且所述测试模式信息所指定的模式为March模式的向量，且所述算法操作信息包括步骤数信息、数据背景选择信息、操作数信息、地址顺序信息和读写操作信息，所述依据所述测试向量的所述...

【技术特征摘要】

1.一种存储器测试电路，其特征在于，包括：联合测试工作组jtag接口和多级存储器内建自测试mbist模组；

2.根据权利要求1所述的存储器测试电路，其特征在于，所述mbist模组包括控制模块和状态机模块；

3.一种存储器测试方法，其特征在于，应用于如权利要求1和2所述的存储器测试电路，所述方法包括：

4.根据权利要求3所述的存储器测试方法，其特征在于，若所述测试向量为包括测试模式信息且所述测试模式信息所指定的模式为march模式的向量，且所述算法操作信息包括步骤数信息、数据背景选择信息、操作数信息、地址顺序信息和读写操作信息，所述依据所述测试向量的所述算法操作信息对与所述测试向量对应的mbist模组所连接的存储器进行读写操作，得到写入数据和读取数据，包括：

5.根据权利要求3所述的存储器测试方法，其特征在于，若所述测试向量为包括测试模式信息且所述测试模式信息所指定的模式为自定义模式的向量，且所述算法操作信息包括读写操作信息、数据长度信息、输入数据类型信息和指定操作地址信息，所述依据所述测试向量的所述算法操作信息对与所述测试向量对应的mbist模组所连接的存储器进行读写操作，得到写入数据和读取数据，包括：

6.根据权利要求3所述的存储器测试方法，其特征在于，若所述测试向量为不包括测试模式信息的向量，且与所述测试向量对应的m...

【专利技术属性】
技术研发人员：程刚，曾荣荣，段海波，李华伟，
申请(专利权)人：深圳芯邦科技股份有限公司，
类型：发明
国别省市：