一种基于TDC-GP21的精密时间自动测量电路及方法技术

本发明专利技术提出了一种基于TDC-GP21的精密时间自动测量电路及方法，解决了现有技术中采用双斜式内插技术测量精密时间间隔，空间大、成本高、功耗大，测量的结果存在零点误差和非线性误差的问题。一种基于TDC-GP21的精密时间自动测量电路，包括：第一触发器，延时器，第二触发器，复用器，第三触发器，第四触发器，TDC-GP21芯片，FPGA芯片。本发明专利技术的基于TDC-GP21的精密时间自动测量电路，结构简单、成本低、功耗小；测量精度高、线性度好，测量时间精度可达45ps；具有自动校准功能，能自动补偿因电压和温度的变化引起的误差；测量速度快，使数字示波表的波形更新率显著提高。

【技术实现步骤摘要】

本专利技术涉及测试
，特别涉及一种应用于手持式数字示波表中的对触发点与采样点之间的时间间隔(Λ t)进行精确测量的电路和方法。
技术介绍
传统的示波表多用双斜式内插技术来实现精密时间的测量，双斜式内插技术是利用电容的充放电路将微小的时间间隔展宽来测量时间。图I所示为传统的双斜式内插电路，该电路是一个快速放电(下降斜坡)、慢速充电(上升斜坡)的双斜式积分电路，因为电容器101的每次充放电电荷相等，即t充XI充=t放X I放,所以则内插增益G = I放/I充=t充/t放，扩展后的波形经过比较器102的整形，作为闸门信号加到精密内插计数器103，对内插时钟Ti进行计数，计数值为i，则时间间隔At = iXTi/G。然而，双斜式内插技术在测量精密时间间隔时存在以下问题1)双斜式内插技术多采用模拟电路来实现，其器件布局空间大，成本高、功耗大，不适合手持式示波表；2)由于电容充放电时间的非线性，导致测量的结果存在零点误差和非线性误差；3)电容充放电性能受温度的影响非常巨大，对示波表整机的温度特性要求非常严格；4)在连续测量时，电路的测量反应速度较慢，示波表的波形更新率较慢。
技术实现思路
本专利技术提出一种基于TDC-GP21的精密时间自动测量电路，解决了现有技术中采用双斜式内插技术测量精密时间间隔，空间大、成本高、功耗大，测量的结果存在零点误差和非线性误差，示波表整机的温度特性要求非常严格，在连续测量时电路的测量反应速度较慢的问题。本专利技术的技术方案是这样实现的一种基于TDC-GP21的精密时间自动测量电路，包括第一触发器，其置位端耦接到高电平，时钟端耦接到触发信号，输出端输出第一触发信号；延时器，其输入端耦接到所述触发信号，对所述触发信号进行延时操作，输出端输出延时信号；第二触发器，其置位端耦接到所述第一触发器的输出端，时钟端耦接到所述延时器的输出端，其输出端输出第二触发信号；复用器，其输入端耦接到所述第二触发器的输出端，对所述第二触发信号进行一分二输出；第三触发器，其置位端耦接到所述复用器的第二输出端，时钟端耦接到采样时钟，输出端输出第三触发信号；第四触发器，其置位端耦接到所述第三触发器的输出端，时钟端耦接到所述采样时钟，输出端输出第四触发信号JDC-GP21芯片，其启动端耦接到所述复用器的第一输出端，其停止端耦接到所述第四触发器的输出端；FPGA芯片，输出4路SPI读写时序信号到TDC-GP21芯片的输入端，用于配置TDC-GP21芯片的寄存器，并输出采集触发信号到所述第一触发器和第二触发器的复位端。可选地，所述采样时钟的频率为156. 25MHzο可选地，所述FPGA芯片为XC5VLX50芯片。可选地，所述第一触发器、第二触发器、第三触发器和第四触发器为ONSemiconductor 公司的 MC100LVEL31DTG 芯片。可选地，所述延时器为ON Semiconductor公司的MC100LVEL16DTG芯片。可选地，所述复用器为ON Semiconductor公司的MC100LVEL1IDTG芯片。本专利技术还提供了一种基于TDC-GP21的精密时间自动测量方法，该方法使用上述基于TDC-GP21的精密时间自动测量电路进行测量，包括以下步骤通过FPGA芯片对TDC-GP21芯片的寄存器进行配 置；通过FPGA芯片向TDC-GP21芯片发送代码“INIT”以初始化TDC-GP21芯片，TDC-GP21芯片准备好接收启动信号和停止信号；通过FPGA芯片向TDC-GP21芯片发送Start TOF命令，触发一次时间测量；在测量结束时，运算器开始依照HITl和HIT2的设置处理数据并把结果送入输出寄存器；通过FPGA芯片向TDC-GP21芯片发送代码“10110ADR”读取数据，TDC-GP21芯片从最高有效位开始输出结果。可选地，所述通过FPGA芯片对TDC-GP21芯片的寄存器进行配置的步骤具体包括选择测量模式I并选择双精度模式；每个通道接收的脉冲数设置为停止端STOP通道I接收I个脉冲；选择4MHZ高速时钟；选择校准测量并设置为自动更新校准数据；数据计算方式是ALU计算两个信号的时间差，设置为1st Stop Chl-Start ;中断方式设置为被设置的脉冲个数全部被接收到或者TDC-GP21芯片测量单元溢出产生中断；寄存器设置为 REG0=0x22466000， REGl=0x01410001， REG2=0x60000002， REG3=0x38000003，REG4=0x20000004, REG5=0x05, REG6=0x00001006。本专利技术的有益效果是(I)电路结构简单、成本低、功耗小，适合于小型化、低功耗的手持式数字示波表；(2)测量精度高、线性度好，测量时间精度可达45ps ；(3)具有自动校准功能，能自动补偿因电压和温度的变化引起的误差；(4)测量速度快，使数字示波表的波形更新率显著提高。附图说明为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。图I为传统的双斜式内插技术的电路示意图；图2为本专利技术的基于TDC-GP21的精密时间自动测量电路的示意图；图3为本专利技术的基于TDC-GP21的精密时间自动测量电路精密时间Λ t生成的时序图；图4为本专利技术的一种基于TDC-GP21的精密时间自动测量方法的流程图。具体实施例方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。图2为本专利技术的基于TDC-GP21的精密时间自动测量电路的示意图。如图2所示，本专利技术的一种基于TDC-GP21的精密时间自动测量电路，包括第一触发器201，其置位端D耦接到高电平VCC，时钟端C耦接到触发信号TCK，输出端Q输出第一触发信号；延时器202，其输入端D耦接到触发信号TCK，对触发信号进行延时操作，输出端Q输出延时信号；第二触发器203，其置位端D耦接到第一触发器201的输出端Q，其时钟端C耦接到延时器202的输出端Q，第二触发器203的输出端Q输出第二触发信号；复用器204,其输入端D f禹接到第二触发器203的输出端Q,对第二触发信号进行一分二输出；第三触发器205，其置位端D耦接到复用器204的第二输出端Q2，时钟端C耦接到采样时钟SAMPLE_CLK，输出端Q输出第三触发信号；第四触发器206，其置位端D耦接到第三触发器205的输出端，时钟端C耦接到采样时钟SAMPLE_CLK，输出端Q输出第四触发信号T_ST0P ；TDC-GP21芯片207，其启动端START耦接到复用器204的第一输出端Q1，将复用器204的第一输出端Ql输出的T_START信号作为启动信号，其停止端STOP耦接到第四触发器206的输出端Q，将第四触发信号T_ST0P作为停止信号；FPGA芯片208，输出4路本文档来自技高网...

【技术保护点】
一种基于TDC？GP21的精密时间自动测量电路，其特征在于，包括：第一触发器，其置位端耦接到高电平，时钟端耦接到触发信号，输出端输出第一触发信号；延时器，其输入端耦接到所述触发信号，对所述触发信号进行延时操作，输出端输出延时信号；第二触发器，其置位端耦接到所述第一触发器的输出端，时钟端耦接到所述延时器的输出端，其输出端输出第二触发信号；复用器，其输入端耦接到所述第二触发器的输出端，对所述第二触发信号进行一分二输出；第三触发器，其置位端耦接到所述复用器的第二输出端，时钟端耦接到采样时钟，输出端输出第三触发信号；第四触发器，其置位端耦接到所述第三触发器的输出端，时钟端耦接到所述采样时钟，输出端输出第四触发信号；TDC？GP21芯片，其启动端耦接到所述复用器的第一输出端，其停止端耦接到所述第四触发器的输出端；FPGA芯片，输出4路SPI读写时序信号到TDC？GP21芯片的输入端，用于配置TDC？GP21芯片的寄存器，并输出采集触发信号到所述第一触发器和第二触发器的复位端。

【技术特征摘要】
1.一种基于TDC-GP21的精密时间自动测量电路，其特征在于，包括第一触发器，其置位端耦接到高电平，时钟端耦接到触发信号，输出端输出第一触发信号;延时器，其输入端耦接到所述触发信号，对所述触发信号进行延时操作，输出端输出延时信号；第二触发器，其置位端耦接到所述第一触发器的输出端，时钟端耦接到所述延时器的输出端，其输出端输出第二触发信号；复用器，其输入端耦接到所述第二触发器的输出端，对所述第二触发信号进行一分二输出；第三触发器，其置位端耦接到所述复用器的第二输出端，时钟端耦接到采样时钟，输出端输出第三触发信号；第四触发器，其置位端耦接到所述第三触发器的输出端，时钟端耦接到所述采样时钟，输出端输出第四触发信号；TDC-GP21芯片，其启动端耦接到所述复用器的第一输出端，其停止端耦接到所述第四触发器的输出端；FPGA芯片，输出4路SPI读写时序信号到TDC-GP21芯片的输入端，用于配置TDC-GP21芯片的寄存器，并输出采集触发信号到所述第一触发器和第二触发器的复位端。2.如权利要求I所述的电路，其特征在于，所述采样时钟的频率为156.25MHzο3.如权利要求2所述的电路，其特征在于，所述FPGA芯片为XC5VLX50芯片。4.如权利要求3所述的电路，其特征在于，所述第一触发器、第二触发器、第三触发器和第四触发器为ON Semiconductor公司的MC100LVEL31DTG芯片。5.如权利要求3所述的电路,其特征在于,所述延时器为ONSemiconductor公司的MC100LVEL16DTG 芯片。6.如权利要求3所述的电路,其...

【专利技术属性】
技术研发人员：刘洪庆，郭同华，李云彬，向前，邵成华，
申请(专利权)人：中国电子科技集团公司第四十一研究所，
类型：发明
国别省市：