本实用新型专利技术公开了一种基于FPGA的数字视频传输系统，包括多路输入接口逻辑模块，FPGA系统模块，存储和缓存系统模块，千兆以太网MAC模块，千兆以太网PHY模块，其中FPGA系统模块内加入嵌入式软核，该嵌入式软核包括复数个外围设备接口。（*该技术在2022年保护过期，可自由使用*）
【技术实现步骤摘要】
本技术涉及ー种数字视频传输系统，特别地，涉及ー种基于FPGA的数字视频传输系统。
技术介绍
随着计算机技术、网络技术和多媒体技术的发展，视频监控系统正朝着数字化、网络化的方向发展。全数字化视频监控系统逐渐占据了市场，数字视频监控技术也得到迅猛发展。人们对数字视频编解码设备提出了更高的要求，包括多路视频接入(或输出)；单个千兆以太网接入；单点或组播发送方式；更多的用户可以同时调用和监控，可靠灵活的控制和信息反馈等。同时网络应用要求的提高，对网络接ロ模块的设计需求也提出了更高的要求。对 于高度集成的设备往往需要输入几十路的视频信号，并且同时有几十个甚至上百个用户同时登录监控图像。在这种系统应用中，网络处理单元的工作量非常大。为了满足日益増加的应用需求，设备开发商不断提高网络处理器的频率、性能，増加缓存的容量以满足市场的需求。甚至采用更昂贵的服务器系统来满足网络吞吐流量的要求。采用的技术也日益复杂，成本急剧增加。监控市场的需求的差异性很大。根据不同的市场还需要进行软件和硬件的修改，这种情况下，需要ー种视频传输系统能够灵活的、按时的、便捷的完成功能修改，使产品及时上市。
技术实现思路
本技术的主要目的是针对现有网络应用要求的提高，现有视频传输监控系统不能充分满足日益増加的应用需求，且功能修改的便捷性欠缺，而做的进ー步改善。本技术的一种基于FPGA的数字视频传输系统，包括多路输入接ロ逻辑模块，FPGA系统模块，存储和缓存系统模块，千兆以太网MAC模块，千兆以太网PHY模块，其中FPGA系统模块内加入嵌入式软核，该嵌入式软核包括复数个外围设备接ロ。优选地，所述的嵌入式软核包括HMI接ロ模块实现人机交互，FLASH接ロ模块实现程序存储功能，SRAM接ロ模块提供程序运行空间。优选地，所述的嵌入式软核单独分配一条总线和专用的DMA控制逻辑模块。优选地，所述的FPGA系统模块进ー步包括一 IP/UDP參数设置単元模块，利用硬件系统的数据缓存重复发送IP负载数据，实现自动打包及发送功能。优选地，该系统可连接WEB界面，支持WEB访问功能。优选地，所述的FPGA系统模块的芯片采用ALTERA公司型号为EP2C50F672C8芯片，所述的千兆以太网MAC模块的芯片采用ASIX公司型号为AX88180芯片。优选地，FLASH接ロ模块采用AMD公司型号为AM29LV128MH94RE的芯片，SRAM接ロ模块采用CYPRESS公司型号为CY7C1380D的芯片。本技术的有益效果是采用以FPGA为主的FPGA加嵌入式软核的架构，使本系统具备灵活多变的多路视频接ロ能力，可以根据数字视频的标准、码率和优先级等需求进行灵活的配置和设计，方便的提供环回、N+M备份，复用和部分测试分析能力。相比于单独的ASIC MCU/CPU+FPGA的架构，FPGA系统模块加上嵌入式软核的架构功能更为強大，包括功能结构、数据和程序总线，片外缓存等都是可配置的，FPGA系统模块提供全面的接ロ逻辑使嵌入式软核和FPGA系统模块上的各种模块能够平滑稳定的连接。在FPGA上可用逻辑单元设计多个软件运算功能，并且映射在软件系统的访问空间方便应用程序直接调用这些指令。具有多路多格式视频接ロ、单I P接ロ、FPGA逻辑设计适用广泛、软RISC架构可灵活配置，RTOS实时操作系统反应灵敏，响应及时，整体紧凑、维护方便等特点，广泛适用于数字视频监控领域。 附图说明图I是本技术的系统结构框图；图2是本技术FPGA系统模块设计框架的结构框图；图3是本技术嵌入式软核RISC软件系统的结构框图；图4是本技术FPGA系统模块发送指令流程框图；图5是本技术转发指令框图。具体实施方式以下參照附图详细描述本技术的技术方案。请參见图1，本技术基于FPGA的数字视频传输系统包括多路输入接ロ逻辑模块1，FPGA系统模块2，存储和缓存系统模块3，千兆以太网MAC模块4，千兆以太网PHY模块5。其中多路输入接ロ逻辑模块I将输入的各种视频信号转换成标准的串行视频信号后，输入上述的FPGA系统模块2。FPGA系统模块2包括三个主要的功能接ロ，接ロ a为串行格式视频信号输入接ロ，可以同时支持几十路视频信号输入，接口 b连接存储和缓存系统模块3，接ロ c为SRAM类型接ロ，连接千兆以太网MAC模块4，其中接ロ b连接FPGA系统模块2内部的独立数据桥A(图中未示)，接ロ c连接FPGA内部独立数据桥B (图中未示)，数据桥A和数据桥B实现数据传输和程序运行地址空间隔离，以大幅度提高运行效率。千兆以太网MAC模块4连接千兆以太网PHY模块5，实现输出。參见图2，为上述FPGA系统模块2内部的模块框图，包括数据同步模块6，格式转换模块7，缓存池模块8，状态控制逻辑模块9，中断管理逻辑模块10，HMI接ロ模块11，FLASH接ロ模块12，SRAM接ロ模块13，RISC单元模块14，第一 DMA控制逻辑模块15，第二DMA控制逻辑模块16，IP/UDP參数设置单元模块17，GMAC接ロ单元模块18。FPGA系统模块2的内部各模块功能为接ロ a接收标准串行格式视频信号，数据同步模块6将这些信号恢复成可被数字逻辑处理的格式，按照同步锁定原则将输入数据按照数据帧的固有格式依次传输到格式转换模块7中，格式转换模块7将输入的数据进ー步转化为适合FPGA逻辑处理的数据格式，根据配置送入缓存池模块8，缓存池模块8根据输入数据的速率给每一路数据单独分配一个合适的缓存，并且配置相应的状态寄存器保存在状态控制逻辑模块9中。RISC単元模块14为嵌入式软核，设置有多个外围接ロ模块，即HMI接ロ模块11实现人机交互，FLASH接ロ模块12实现程序存储功能，SRAM接ロ模块13提供程序运行空间。RISC単元模块14根据状态控制逻辑模块9的信息，打开第一 DMA控制逻辑模块15进行数据传输。第一 DMA控制逻辑模块15根据设置选择相应的IP/UDP參数设置単元和相应的缓存器，将数据依次送入GMAC接ロ单元模块18的输出缓存。GMAC接ロ单元模块18在网络空闲的时候，将缓存的数据按照标准发出。第一 DMA控制逻辑模块15在完成传输后，中断管理逻辑模块10给RISC単元模块14反馈信息。RISC単元模块14通过设置第二 DMA控制逻辑模块16，将与网络协议有关的数据包传输到SRAM接ロ模块13上缓存，待网络协议栈分析处理之后，再通过第二DMA控制逻辑模块16将需返回的网络协议数据包传送到GMAC接ロ単元模块18中。图3是对上述RISC単元模块14中软件系统进行描述的结构框图。模块19是软 件系统的各个硬件描述层。硬件描述层是根据FPGA设计中所规定的各种參数设置所总结和归纳的数据结构。规定了 RISC访问硬件物理地址的方式和方法。模块20是运行在RISC上的RTOS操作系统。操作系统负责多任务的调用和切換。模块21是多个设备驱动程序，且在驱动程序中做了特殊的设计，在必要的时候应用层软件能够直接穿透驱动层访问硬件系统。模块21包括直接指令驱动模块24，该模块由FPGA系统模块2进行逻辑设计，组成单字节命令调用。应用层软件可以执行这些特殊的命令实现单调机器指令完成一整套的操作。模块22为软件系统的本文档来自技高网...
【技术保护点】
一种基于FPGA的数字视频传输系统，包括多路输入接口逻辑模块，FPGA系统模块，存储和缓存系统模块，千兆以太网MAC模块，千兆以太网PHY模块，其特征在于，所述的FPGA系统模块内加入嵌入式软核，该嵌入式软核包括复数个外围设备接口。
【技术特征摘要】
1.一种基于FPGA的数字视频传输系统，包括多路输入接口逻辑模块，FPGA系统模块，存储和缓存系统模块，千兆以太网MAC模块，千兆以太网PHY模块，其特征在于，所述的FPGA系统模块内加入嵌入式软核，该嵌入式软核包括复数个外围设备接口。2.根据权利要求I所述的基于FPGA的数字视频传输系统，其特征在于，所述的嵌入式软核包括HMI接口模块实现人机交互，FLASH接口模块实现程序存储功能，SRAM接口模块提供程序运行空间。3.根据权利要求2所述的基于FPGA的数字视频传输系统，其特征在于，所述的嵌入式软核单独分配一条总线和专用的DMA控制逻辑模块。4.根据权利要求3所述的基于FPGA的数字视频传输系统，其特征在于，所述的FPGA系统模块进一步包括一...
【专利技术属性】
技术研发人员：何丹，穆万里，
申请(专利权)人：上海通信技术中心，
类型：实用新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。