电源芯片制造技术

一种电源芯片，包括相互连接的两个载片区及分别承载在该两个载片区上的两颗晶片，一颗晶片为高压电路晶片、另一颗晶片为低压电路晶片；绝缘本体，包覆在该两个载片区及两颗晶片上；以及七个导电端子，与该两个载片区及两颗晶片电连接并伸出于该绝缘本体，该七个导电端子的排布位置与标准的八脚双列直插规格的第一、第二、第三、第四、第五、第七、第八管脚位置相对应，其中与该第七管脚位置和/或第八管脚位置相对应的导电端子是与该高压电路晶片及其载片区相连接的，而与该第一、第二、第三、第四、第五管脚位置相对应的导电端子是与该低压电路晶片及其载片区相连接的。可以有效地应用于电磁环境较恶劣的情景。（*该技术在2022年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电源芯片，尤其涉及电源芯片的封装结构。
技术介绍
现有的电源芯片，通常包含有一颗晶片，其上混合地具有高压电路部分和低压电路部分；绝缘本体，包覆在该晶片上；八个导电端子，与该晶片电连接并伸出于该绝缘本体，该八个导电端子采用标准的八脚双列直插规格。例如，现有的一种电源芯片采用DIP8封装形式，晶片的高压电路部分包括高压功率开关管，晶片的低压电路部分包括与该高压功率开关管的控制端相连的开关控制电路，位于该绝缘本体的同一侧的四个管脚会存在与 高压功率开关管相连的高压管脚与开关控制电路相连的低压管脚相邻的情形。这种结构，在电磁环境较恶劣的情景下，容易出现高压功率开关管的受控不正常，甚至导致高压功率开关管失效。
技术实现思路
本技术要解决的技术问题在于克服上述现有技术存在的不足，而提出一种电源芯片，可以有效地应用于电磁环境较恶劣的情景。本技术针对上述技术问题而提出的技术方案包括，提出一种电源芯片，包括相互连接的两个载片区及分别承载在该两个载片区上的两颗晶片，一颗晶片为高压电路晶片、另一颗晶片为低压电路晶片；绝缘本体，包覆在该两个载片区及两颗晶片上；以及七个导电端子，与该两个载片区及两颗晶片电连接并伸出于该绝缘本体，该七个导电端子的排布位置与标准的八脚双列直插规格的第一、第二、第三、第四、第五、第七、第八管脚位置相对应，其中与该第七管脚位置和/或第八管脚位置相对应的导电端子是与该高压电路晶片及其载片区相连接的，而与该第一、第二、第三、第四、第五管脚位置相对应的导电端子是与该低压电路晶片及其载片区相连接的。该高压电路晶片包括高压功率开关管；该低压电路晶片包括与该高压功率开关管的控制端相连的开关控制电路。装载高压电路晶片的载片区的背板与高压相连。装载高压电路晶片的载片区的背板直接通过载片区引出到与该第七管脚位置和/或第八管脚位置相对应的导电端子。装载低压电路晶片的载片区的背板与电源地相连。装载低压电路晶片的载片区的背板直接通过载片区引出到与该第三管脚位置相对应的导电端子。该高压功率开关管为功率三极管，其包括作为集电极的衬底，在该衬底上形成的相互独立的至少两个连接区、在每个连接区上形成的至少一个发射极、至少一个基极引脚以及与该衬底电连接的集电极引脚，该衬底、每个基极、每个发射极及相应的衬底上的集电极引脚构成一个三极管单元；或者，该高压功率开关管为高压M0SFET，其包括作为漏极的衬底，在该衬底上形成的相互独立的至少两个连接区、在每个连接区上形成的至少一个源极、至少一个栅极引脚以及与该衬底电连接的漏极引脚，该衬底、每个栅极、每个源极及相应的衬底上的漏极引脚构成一个MOSFET单元。 该开关控制电路为脉宽调制电路，脉幅调制电路或者脉相调制电路。与标准的八脚双列直插规格的第六管脚位置相对应的导电端子的伸出于该绝缘本体的部分是被切除的或不存在的。该电源芯片中的高压是指电压值范围在100-1000V之间。与现有技术相比，本技术的电源芯片，通过令高压电路部分与低压电路部分 分别排布在两颗晶片上，并进一步，在外部电连接上，通过去除一个管脚以使高压管脚与低压管脚之间的间距增大一倍，从而可以有效地应用于电磁环境较恶劣的情景。附图说明图I是本技术的电源芯片的封装结构的结构图。图2是本技术的电源芯片应用第一实施例的电原理图。图3是本技术的电源芯片应用第二实施例的电原理图。具体实施方式以下结合附图，对本技术予以进一步地详尽阐述。参见图1，本技术的电源芯片实施例包括相互连接的两个载片区及分别承载在该两个载片区上的两颗晶片，一颗晶片为高压电路晶片、另一颗晶片为低压电路晶片；绝缘本体，包覆在该包覆在该两个载片区及两颗晶片上；以及七个导电端子，与该两个载片区及两颗晶片电连接并伸出于该绝缘本体，该七个导电端子的排布位置与标准的八脚双列直插规格的第一、第二、第三、第四、第五、第七、第八管脚位置相对应，在一侧，包括与第一管脚PIN1、第二管脚PIN2、第三管脚PIN3及第四管脚PIN4相对应的四个导电端子，这四个导电端子是与该低压电路晶片及其载片区相连接的；在另一侧，包括与第五管脚PIN5、第七管脚PIN7及第八管脚PIN8相对应的三个导电端子，该第七管脚PIN7位置和/或第八管脚PIN8位置相对应的导电端子是与该高压电路晶片及其载片区相连接的，而与该第五管脚PIN5位置相对应的导电端子是与该低压电路晶片及其载片区相连接的。需要说明的是，在本实施例中，是将与该第六管脚位置相对应的导电端子完全省缺；在其他实施例中，也可以是将与该第六管脚位置相对应的导电端子的伸出于该绝缘本体的部分予以切除；另外，虽然优选地可以将与该第七管脚PIN7及第八管脚PIN8位置相对应的导电端子均与该高压电路晶片及其载片区相连接，并且通过两个导电端子可提高与外部应用电路的接触面积，在其他实施例中，也可以只设置与第七管脚PIN7或第八管脚PIN8位置相对应的导电端子，对于要求绝缘电压超出840V的情形，则可以考虑只保留与第八管脚PIN8位置相对应的导电端子。本技术中的高压是指电压值范围在100-1000V之间。如此结构，与该第五管脚PIN5位置相对应的导电端子和与该第七管脚PIN7位置相对应的导电端子之间的间距不小于3mm，按照GB4943对于绝缘间隙的要求，能够满足工作电压小于和等于840V (峰值或直流值)的高低压差级别。该高压电路晶片包括高压功率开关管Ps。该低压电路晶片包括与该高压功率开关管Ps的控制端相连的开关控制电路PxM。与该第七管脚PIN7位置和第八管脚PIN8位置相对应的两个导电端子在该绝缘本体内是短接在一起的。具体而言，本技术的电源芯片内部设置的一个用于装载低压电路晶片的载片区的背板是与电源地GND相连的，并且，低压背板直接通过载片区引到与该第三管脚PIN3位置相对应的导电端子，不需要在内部设置连接线；另一个用于装载高压电路晶片的载片区的背板是高压，并且，高压背板直接通过载片区引到与该第七管脚PIN7和第八管脚PIN8位置相对应的导电端子，不需要在内部设置连接线。这种的接地和接高压的结构，可以大大提高连接线路的可靠性。该高压功率开关管Ps的高压耐受值为小于等于840V。在本实施例中，该高压功率开关管Ps为功率三极管，其可包括作为集电极的衬底，在该衬底上形成的相互隔离的至少两个基区、在每个基区上形成的一个发射极以及与该衬底电连接的集电极引脚、与该些基区电连接的至少两个基极引脚、与该些发射极电连接的至少两个发射极引脚，该衬底、每个基区、每个基区上的发射极及相应的引脚构成一个三极管单元。在其他实施例中，该高压 功率开关管Ps也可以是高压MOS管，其可包括作为漏极的衬底，在该衬底上形成的相互独立的至少两个连接区、在每个连接区上形成的至少一个源极、至少一个栅极引脚以及与该衬底电连接的漏极引脚，该衬底、每个栅极、每个源极及相应的衬底上的漏极引脚构成一个MOSFET 单元。该开关控制电路PxM可以是PMW (脉宽调制电路)，PAM (脉幅调制电路)或者PSM(脉相调制电路)。参见图2所示的开关电源,该第七管脚PIN7位置和第八管脚PIN8位置相对应的两个导电端子是与外部的全波整流后的高压相连的；该第五管脚PIN5位本文档来自技高网...

【技术保护点】
一种电源芯片，其特征在于，包括：相互连接的两个载片区及分别承载在该两个载片区上的两颗晶片，一颗晶片为高压电路晶片、另一颗晶片为低压电路晶片；绝缘本体，包覆在该两个载片区及两颗晶片上；以及七个导电端子，与该两个载片区及两颗晶片电连接并伸出于该绝缘本体，该七个导电端子的排布位置与标准的八脚双列直插规格的第一、第二、第三、第四、第五、第七、第八管脚位置相对应，其中与该第七管脚位置和/或第八管脚位置相对应的导电端子是与该高压电路晶片及其载片区相连接的，而与该第一、第二、第三、第四、第五管脚位置相对应的导电端子是与该低压电路晶片及其载片区相连接的。

【技术特征摘要】

【专利技术属性】
技术研发人员：郑凌波，冯三刚，李建宁，
申请(专利权)人：深圳市力生美半导体器件有限公司，
类型：实用新型
国别省市：