具有进行中错误恢复的LDPC解码制造技术

决定是否调整与解码器相关联的数据。在决定调整与所述解码器相关联的所述数据的情况下，调整该数据以获得经调整的数据并使用所述解码器和所述经调整的数据来执行解码。在决定不调整与所述解码器相关联的所述数据的情况下，使用所述解码器和与所述解码器相关联的所述数据执行解码。

【技术实现步骤摘要】
【国外来华专利技术】具有进行中错误恢复的LDPC解码对其他申请的交叉引用 本申请要求2010年I月27日提交的、标题为“具有自动错误恢复的LDPC解码”的美国临时专利申请No. 61/336, 931 (代理人案号No. LINKP048+)(为所有目的将其通过引用的方式合并于此处)、以及2010年2月I日提交的、标题为“在磁性记录中的基于概率的缺陷处理”的美国临时专利申请No. 61/337, 286 (代理人案号No. LINKP053+)(为所有目的将其通过引用的方式合并于此处)的优先权。
技术介绍
存储系统中的解码器通常不处理噪声数据并且因此解码通常是相当直接的过程。在一些系统中，软输出维特比(Viterbi)解码器首先执行解码，并且随后低密度奇偶校验(LDPC)解码器对该数据进行操作。对于从存储系统读取回来的大部分数据，该数据可以第一次时被适当地解码。然而，如果该解码器失败，必须使用错误恢复技术。尽管存在一些错误恢复技术，如果能够开发更快和/或产生更好结果的新的恢复技术将是所期望的(例如，如下是所期望的读取处理器能够解码其他恢复技术不能适当地解码的非常有噪声的数 据)。附图说明在下面的详细的描述和附图中公开了本专利技术的各种实施例。图I是示出了错误恢复过程(在其中，如果需要，与解码器相关联的数据被调整)的实施例的流程图。图2A是显示了被配置为执行错误恢复(包括通过在适当处调整信息)的系统的实施例的图。图2B是示出了用于执行进行中恢复(on the fly recovery)的过程(包括通过在适当处调整解码信息)的实施例的流程图。图3是显示了时间表驱动的恢复的实施例和时间表和缺陷检测驱动的恢复的实施例的图。图4是显示了被用于实现描述时间表和/或缺陷检测驱动的恢复的表的可编程寄存器的实施例的图。图5是显示了深缺陷的实施例的波形。图6是示出了用于检测深缺陷并响应于所检测到的深缺陷的过程的实施例的流程图。图7是显示了被配置为执行错误恢复的系统(包括通过调整与软输出维特比(Viterbi)解码器相关联的参数)的实施例的图。图8是示出了与软输出维特比(Viterbi)解码器相关联的参数(如果需要。其被调整)的实施例的图。图9是显示了被配置为执行错误恢复的系统(包括通过调整由LDPC输出的LLR信号)的实施例的图。具体实施例方式本专利技术可以以多种方式而被实现，包括作为过程；装置；系统；物质的组成；体现在计算机可读存储介质上的计算机程序产品；和/或处理器，诸如被配置为执行存储在被耦合到所述处理器的存储器上和/或由被耦合到所述处理器的所述存储器提供的指令的处理器。在本说明书中，这些实现(或本专利技术可以采用的任何其他形式)可以被称为技术。一般而言，所公开的过程的步骤的次序可以在本专利技术的范围内而被改变。除非另有说明，诸如被描述为被配置成执行任务的处理器或存储器的组件可以被实现为被临时配置成在给定时间执行所述任务的通用组件或被实现为被制造成执行所述任务的专用组件。如此处所使用的，术语“处理器”指的是被配置为处理数据(诸如计算机程序指令)的一个或多个设备、电路和/或处理核。下面连同附图(其示出了本专利技术的原理)提供本专利技术的一个或多个实施例的详细描述。本专利技术是结合这样的实施例而被描述的，但是本专利技术不限于任何实施例。本专利技术的范围仅受权利要求的限制，并且本专利技术涵盖多种替代、修改和等同。在下面的描述中阐述了许多具体细节以便提供本专利技术的完全理解。这些细节是为了示例的目的而被提供，并且本 专利技术可以根据权利要求而被实施，而无需这些具体细节中的一些或全部。为了清楚的目的，没有详细地描述与本专利技术相关的
中已知的技术材料，以便本专利技术不被不必要地混淆。图I是示出了错误恢复过程(在其中，如果需要，与解码器相关联的数据被调整)的实施例的流程图。在所显示的例子中，在被编码的数据(例如，在通信信道上接收或从存储介质读回)不能够被成功解码的情况下该过程被执行。例如，如果数据能够被成功地解码(例如，在第一次尝试时)，则不必执行该示例过程。在一些实施例中，将该技术与其他错误恢复技术相结合，例如以使得另一错误恢复技术被首先执行，并且如果该错误恢复技术是不成功的则执行此错误恢复技术。在150，决定是否调整与解码器相关联的数据。在一些实施例中，该解码器是软输出维特比(Viterbi)解码器或低密度奇偶检验(LDPC)解码器。在一些实施例中，150处的决定由时间表和/或若干迭代规定。在一些实施例中，150处的决定由缺陷检测器驱动，并且任何调整仅在该缺陷检测器检测到缺陷时被执行。如果在150决定调整数据，则在152调整所述数据以获得经调整的数据。在一些实施例中，该数据是被馈送到解码器的输入。在一些实施例中，该数据是与该解码器相关联的参数或设置并且被用于执行解码。一些调整的例子在下面被进一步详细地描述。在154，使用解码器和经调整的数据执行解码。例如，可以使用所述经调整的输入和/或经调整的参数来执行解码。如果在150决定不调整数据，则在156使用解码器和与解码器相关联的数据来执行解码。在一些实施例中，使用未修改的解码器输入和/或解码器参数来执行初始解码迭代，并且如果该解码器仍然是不成功的(例如，因为该噪声是非常严重的并且该系统正经历执行解码的困难时间)，则该系统开始调整解码器输入和/或参数。图2A是显示了被配置为执行错误恢复的系统(包括通过在适当处调整信息)的实施例的图。在一些实施例中，在图2A中示出的系统是读取处理器的一部分，所述读取处理器访问并处理存储在存储介质(诸如(磁)盘驱动器介质)上的被编码的数据。在一些实施例中，在图2A中示出的系统是接收器(例如，收发器的接收部分)的一部分。在缓冲器100处接收有限脉冲响应(FIR)信号。缓冲器100存储所述FIR数据的副本并且将其传递到FIR调整器102和控制器110。FIR调整器102被配置为使所述FIR信号未经修改地穿过或修改从缓冲器100接收的所述FIR信号。在该例子中，第一次处理FIR信号时，FIR调整器102是关闭的并且不对所述FIR信号进行改变并将其未经修改地传递到软输出维特比(Viterbi)解码器104。执行修改的时间或场合和/或在所接收的FIR信号上执行的特定修改由控制器110控制。在该例子中，例如通过确定是否打开那些块中的相关联的调整，控制器110控制FIR调整器102和/或Viterbi LLR调整器106。在一些实施例中，控制器110具有时间表(schedule)并在确定何时打开调整器102和/或106时遵循该时间表。在一些实施例中，控制器110基于从缓冲器100接收的所述FIR信号来决定是否打开调整器102和/或106。在一些实施例中，控制器110由配置寄存器的阵列控制(例如，关于在控制调整器102和/或106时是使用时间表还是缺陷检测器)。 软输出维特比(Viterbi)解码器104处理从FIR调整器102接收的FIR信号。如之前所描述的，这可以是经修改的版本或未经修改的版本。软输出维特比(Viterbi)解码器104输出Viterbi对数似然比(LLR)。一般而言，LLR是解码器有多么确信特定位(或码元)是特定值的表示或估计。LLR的范围将是从-X到X，其中-X指示该检测器100%确定所接收的位是本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：曾令琪，寇宇，
申请(专利权)人：链接媒体设备公司，
类型：发明
国别省市：