用于循环行列式大小非整数倍的准循环LDPC编码和解码制造技术

在处理准循环低密度奇偶校验（QC-LDPC）数据中，接收输入信号，所述输入信号包括与未填充数据对应的判决和可靠性信息。向输入信号中引入与填充数据对应的判决和可靠性信息。一次或者多次执行消息传递以获得解码数据。这包括通过使用（1）与未填充数据对应的判决和可靠性信息以及（2）与填充数据对应的判决和可靠性信息，其中在消息传递期间较与填充数据对应的判决和可靠性信息而言向与填充数据对应的判决和可靠性信息给予优先。从解码数据去除零填充。

【技术实现步骤摘要】
【国外来华专利技术】用于循环行列式大小非整数倍的准循环LDPC编码和解码其它申请的交叉引用 本申请是出于所有目的而通过引用结合于此、2010年12月16日提交、标题为MULTISTAGE LDPC ENCODING的第12/970，731号(代理案号LINKP052)共同未决美国专利申请的部分继续申请，该美国专利申请要求对出于所有目的而通过引用结合于此、于2010年 2 月 I 日提交、标题为 EFFICIENT ENCODING OF A GENERAL LDPC CODE 的第 61/337，287号(代理案号LINKP052+)美国临时专利申请的优先权；本申请也要求对出于所有目的而通过引用结合于此、2010年3月4日提交、标题为QUASI-CYCLIC LOW-DENSITY-PARTY-CHECKCODES ENCODING的第61/339，564号(代理案号LINKP058+)美国临时专利申请以及对出于所有目的而通过引用结合于此、2010年5月3日提交、标题为LDPC ENCODER AND DECODER的第61/330，627号(代理案号LINKP062+)美国临时专利申请的优先权。
技术介绍
准循环低密度奇偶校验(QC-LDPC)代码是特殊类型的LDPC代码。QC-LDPC代码(与非QC-LDPC代码做对比)具有可以分解成构建块(称为循环行列式)的奇偶校验矩阵。使用QC-LDPC代码的编码器预计输入数据具有如下长度，该长度是循环行列式大小的整数倍。如果可以开发允许其它数据长度的新技术则将合乎需要。在一些实施例中，编码器包括多级编码器，其中奇偶校验矩阵或者生成矩阵分解成子矩阵并且多级编码器的各级使用相应子矩阵。如果允许如下数据长度的新技术也与多级编码技术一起工作则将进一步合乎需要，这些数据长度不是循环行列式大小的整数倍。附图说明在下文具体描述和附图中公开本专利技术的各种实施例。图I是示出了配置成使用低密度奇偶校验(LDPC)代码来编码和存储数据的系统的实施例的图。图2是图示了 QC-LDPC奇偶校验矩阵和如下循环行列式的实施例的图，根据该循环行列式可以(重新)生成关联QC-LDPC奇偶校验。图3是示出了两级QC-LDPC编码器的实施例的图。图4是示出了在使用QC-LDPC代码来编码期间执行的矩阵乘法的一些实施例的图。图5是图示了能够处理具有如下长度的数据的QC-LDPC编码过程的实施例的流程图，该长度不是循环行列式大小的整数倍。图6是示出了使用填充表以交换与填充有关的信息的读取控制器和写入控制器的实施例的图。图7是图示了如下LDPC解码过程的实施例的流程图，在该LDPC解码过程中较与未填充数据关联的判决和可靠性信息而言向与填充数据关联的判决和可靠性信息给予优先。图8A是示出了 QC-LDPC奇偶校验矩阵和校验节点更新的实施例的图，其中较用于未填充数据的判决和可靠性信息而言向与填充数据关联的判决和可靠性信息给予优先。图SB是示出了变量节点更新的实施例的图，其中较用于未填充数据的判决和可靠性信息而言向与填充数据关联的判决和可靠性信息给予优先。图9是示出了 QC-LDPC奇偶校验矩阵的实施例的图。图10是示出了 QC-LDPC生成矩阵的实施例的图。具体实施例方式本专利技术可以用诸多方式实施，包括实施为过程；装置；系统；物质组成；在计算机可读存储介质上具体化的计算机程序产品；和/或处理器，比如配置成执行在耦合到处理器的存储器上存储和/或由该存储器提供的指令的处理器。在本说明书中，这些实施方式或者本专利技术可以采用的任何其它形式可以称为技术。一般而言，可以在本专利技术的范围内变更公开的过程的步骤顺序。除非另有明示，描述为配置成执行任务的部件(比如处理器或者存储器)可以实施为暂时配置成在给定时间执行任务的一般部件或者制造成执行任务的具体部件。如这里所用，术语‘处理器’指代配置成处理数据(比如计算机程序指令)的一个或者多个设备、电路和/或处理芯。下文与图示本专利技术原理的附图一起提供本专利技术一个或者多个实施例的具体描述。结合这样的实施例描述本专利技术，但是本专利技术不限于任何实施例。本专利技术的范围仅由权利要求限制，并且本专利技术涵盖诸多替选、修改和等效物。在下文描述中阐述诸多具体细节以便提供本专利技术的透彻理解。出于例子的目的而提供这些细节，并且在没有这些具体细节中的一些或者所有具体细节的情况下可以根据权利要求实现本专利技术。出于清楚目的，尚未具体描述与本专利技术有关的
中已知的技术材料，从而未不必要地模糊本专利技术。图I是示出了配置成使用低密度奇偶校验(LDPC)代码来编码和存储数据的系统的实施例的图。在所示例子中，LDPC编码器100接收数据输入并且包括希望存储的数据。LDPC编码数据由LDPC编码器100输出并且写入到储存器102。在各种实施例中，储存器102包括多种储存器类型或者介质，比如(例如磁)盘驱动储存器、闪存储存器等。在一些实施例中，在收发器中运用技术，并且通过信道(例如有线或者无线)传输和接收数据而不是向储存器写入或者从储存器读取数据。当(例如由存储数据的应用或者用户)请求或者以别的方式需要存储的数据时，软输出检测器103访问储存器102并且取回包括一些噪声或者错误的读取数据。软输出检测器102对读取数据执行解码并且输出判决和可靠性信息。例如软输出检测器103可以是软输出Viterbi解码器。硬解码器(解码器103不是硬解码器)是输出判决而未提供对应可靠性信息的解码器。例如，硬解码器可以输出特定位是“I”或者“O”的判决而未指示解码器对该判决有多么确定或者确信。对照而言，软输出解码器输出判决和与判决关联的可靠性信息。可靠性值(一般而言)指示解码器对给定判决有多么确定。在一个例子中，软输出解码器输出对数似然比(LLR)，其中符号指示判决(例如正值对应于“ I ”判决而负值对应于“O”判决)并且量值指示检测器对该判决有多么确信或者确定(例如，大量值指示高可靠性或者确定性)。向LDPC解码器104传递判决和可靠性信息，该LDPC解码器104使用判决和可靠性信息来执行LDPC解码。LDPC解码器104生成的数据被传递到适当实体(例如，请求该数据的用户或者应用)。利用恰当的编码和解码，数据输入与数据输出匹配。在各种实施例中，使用多种技术(包括专用集成电路(ASIC)、现场可编程门阵列(FPGA)和/或通用处理器(例如高级RISC机器(ARM)芯))来实施所示系统。在LDPC代码(准循环(QC)和非QC 二者)中，代码由奇偶校验矩阵(H)定义或者以别的方式表征；对于所有LDPC代码，H是大小为mXn (即m行和η列)的矩阵。QC-LPDC代码的一个性质是它们具有相对可重复或者重复的结构，该结构使它们有吸引力，因为更少数量的储存器可以用来存储矩阵。具体而言，QC-LDPC奇偶校验矩阵(H^uirc)具有称为循环行列式的如下构建块，根据该构建块可以(重新)生成QC-LDPC奇偶校验矩阵。下文更具体描述循环行列式和QC-LDPC奇偶校验矩阵的例子。根据QC-LDPC奇偶校验矩阵可以生成QC-LDPC生成矩阵(GQC_LDrc)。生成矩阵(用于QC和非QC代码二者)用来根据输入数据生成LDPC编码数据。例如，如果将输入数据表示 为u (lX(n-m)矩阵本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.03.04 US 61/339,564;2010.05.03 US 61/330,627;1.一种用于处理准循环低密度奇偶校验(QC-LDPC)数据的系统，包括 信号注入器，配置成接收包括与未填充数据对应的判决和可靠性信息的输入信号并且向所述输入信号中引入与填充数据对应的判决和可靠性信息； 解码器，配置成一次或者多次执行消息传递以获得解码数据，包括通过使用(I)与所述未填充数据对应的所述判决和可靠性信息以及(2)与所述填充数据对应的所述判决和可靠性信息，包括通过在消息传递期间较与所述填充数据对应的所述判决和可靠性信息而言向与所述填充数据对应的所述判决和可靠性信息给予优先；以及 滤波器，配置成从所述解码数据去除零填充。2.根据权利要求I所述的系统，其中所述未填充数据与存储于储存器上的数据关联并且所述未填充数据与未存储于所述储存器上的数据关联。3.根据权利要求2所述的系统，还包括 填充表，配置成存储信息，所述信息标识所述储存器上的哪些位置与填充数据关联但是未包含所述填充数据；以及 控制器，配置成访问所述填充表并且至少部分基于所述填充表中的存储的信息确定所述输入信号是否与填充数据关联但是未包含所述填充数据，其中所述信号注入器、解码器和滤波器被配置成在确定所述输入信号与填充数据关联但是未包含所述填充数据的情况下操作。4.根据权利要求2所述的系统，其中所述储存器包括以下储存器中的一个或者多个储存器磁盘储存器或者闪存储存器。5.根据权利要求I所述的系统，其中消息传递包括以下中的一个或者多个求和乘积算法(SPA)、最小值求和、缩放最小值求和或者偏移最小值求和。6.根据权利要求I所述的系统，还包括配置成生成与所述未填充数据对应的所述判决和可靠性信息的软输出检测器。7.根据权利要求6所述的系统，其中所述软输出检测器包括软输出Viterbi解码器。8.根据权利要求I所述的系统，其中所述生成矩阵(G)包括多个循环行列式(Gy.)并且存储所述生成矩阵包括针对所述多个循环行列式中的至少一个循环行列式存储来自所述多个循环行列式中的所述至少一个循环行列式的一个且仅一个矢量。9.根据权利要求I所述的系统，其中所述奇偶校验矩阵(H)包括多个循环行列式(Η。)并且存储所述奇偶校验矩阵包括针对所述多个循环行列式中的至少一个循环行列式存储来自所述多个循环行列式中的所述至少一个循环行列式的一个且仅一个矢量。10.根据权利要求I所述的系统，其中所述奇偶校验矩阵(H)包括多个循环行列式(Η。)并且存储所述奇偶校验矩阵包括针对所述多个循环行列式中的至少一个循环行列式存储来自所述多个循环行列式中的所述至少一个循环行列式的一个且仅一个矢量中的I的位置。11.根据权利要求10所述的系统，其中在所述奇偶校验矩阵中的I的数目少于b/(ceil (Iog2 (b)))的情况下执行存储I的位置，其中b是循环行列式大小。12.根据权利要求10所述的系统，其中存储I的位置包括以非基数2存储位置。13.根据权利要求I所述的系统，其中在消息传递期间较与所述填充数据对应的所述判决和可靠性信息而言向与所述填充数据对应的所述判决和可靠性信息给予优先包括在V-节点更新期间对于所有i，m(Vj到Ci) =Lmax,从而Ci连接到Vj ;并且 在校正子校验期间=LOj=Lmax。14.根据权利要求I所述的系统，...

【专利技术属性】
技术研发人员：曾令琪，寇宇，吴建文，杨国华，
申请(专利权)人：链接媒体设备公司，
类型：
国别省市：