本发明专利技术提供了一种PDP模组的驱动保护电路，该电路包括第一输入端（In_1）、第二输入端（In_2）、输出端（Out）和开关电路。开关电路的第一端（A）与其中一个输入端相连，第二端（B）与输出端（Out）相连，第三端（C）与另一输入端相连；输出端（Out）与低电位相连。该电路旨在保护PDP驱动电路，使控制信号出现同时高电平时，将其中一信号迅速拉至低电平，防止电路失效。整个电路结构简单、功耗低、体积小、成本低、易实现。
【技术实现步骤摘要】
本专利技术涉及一种驱动保护电路，特别是涉及一种对PDP显示模组驱动电路的保护电路。
技术介绍
在rop (等离子显示)模组的驱动电路中，主要有X和Y两种驱动电路，用于为rop屏上的X和Y电极提供特定电压，以驱动屏发光发亮。X和Y驱动电路组件的作用是将前端逻辑板输出的数字信号经过放大并组合成提供给屏的模拟电压信号，X和Y两种电路有相 似的逻辑控制信号。控制信号中有最重要的两种信号，一种是SUS H(维持高)信号，一种是SUS L(维持低)信号，两种信号相互错开，不能同时为高电平。但在实际应用中发现偶有驱动电路后端SUS H和SUS L IGBT开关管失效的情况，对失效的模组进行分析时发现逻辑板在极个别情况下(比如关机时)会出现信号错乱，使SUS H和SUS L同时出现高电平，最终引起电路失效。为了在两种信号出现同时为高时，驱动电路后端IGBT开关管不至于失效，在分析过程中研发了此保护电路。
技术实现思路
本专利技术的目的是提供一种PDP模组的驱动保护电路，包括第一输入端In_l、第二输入端In_2、输出端Out和开关电路。开关电路的第一端A与其中一个输入端相连,第二端B与输出端Out相连，第三端C与另一输入端相连；输出端Out与低电位相连。该电路旨在保护PDP驱动电路，使控制信号出现同时高电平时，将其中一信号迅速拉至低电平，防止电路失效。整个电路结构简单、功耗低、体积小、成本低、易实现。本专利技术采用的技术方案如下一种PDP模组的驱动保护电路，其特征在于包括第一输入端In_l、第二输入端In_2、输出端Out和开关电路； 所述开关电路的第一端A与其中一个输入端相连,第二端B与输出端Out相连,第三端C与另一输入端相连； 所述输出端Out与低电位相连。所述第一输入端In_l和第二输入端In_2,其中一个输入端与逻辑板LOGIC BOARD的维持高端SUSH相连，另一个输入端与逻辑板LOGIC BOARD的维持低端SUSL相连。作为优选，还包括开关误导通防止电路，连接于开关电路的第一端A和与第一端A连接的输入端之间。作为优选，所述开关电路包括第一电阻R1、第二电阻R2、限流电阻R3和三极管Ql ； 所述开关电路的第一端A经与第一电阻R1、第二电阻R2串联后与其第二端B相连； 所述三极管Ql的基极连接于第一电阻Rl和第二电阻R2之间，发射极与开关电路的第二端B相连，集电极与限流电阻R3相连后与开关电路的第三端C相连。作为优选，所述三极管Ql的放大倍数彡200倍。作为优选，所述低电位是指地。作为优选，所述开关误导通防止电路包括一个二极管D1。作为优 选，所述二极管Dl正极与和开关电路的第一端A相连的输入端相连，负极与开关电路的第一端A相连。与现有技术相比，本专利技术的有益效果是该电路主要包括一个开关电路，旨在保护PDP驱动电路，使控制信号出现同时高电平时，将其中一信号迅速拉至低电平，防止电路失效。整个电路结构简单、功耗低、体积小、成本低、易实现。附图说明图I为PDP模组X和Y两种驱动电路原理图。图2为本专利技术的原理示意图。图3为本专利技术其中一实施例的电路原理图 图4为图3所不实施例的其中一种应用的电路原理图。具体实施例方式下面结合附图和实施例对本专利技术作进一步的说明。如图I所示，在等离子显示模组的驱动电路中，主要有X和Y两种驱动电路，用于为PDP屏上的X和Y电极提供特定电压，以驱动屏发光发亮。X和Y驱动电路组件的作用是将前端逻辑板输出的数字信号经过放大并组合成提供给屏的模拟电压信号，X和Y两种电路有相似的逻辑控制信号。控制信号中有最重要的两种信号，一种是SUSH(维持高)信号，一种是SUSL(维持低)信号，两种信号相互错开，不能同时为高电平。当SUSH输入为高电平时，SUSH开关管开，高压输出到屏，当SUSL输入高电平时，SUSL开关管开，将屏电压讯速拉到0V.如果两信号同时为高电平时则上下开关管全部打开，电源高压直接到地，将过流击穿SUSH和SUSL IGBT开关管。如图2所示，为防止上述失效发生，对电路进行了研究分析，开发了一种PDP模组的驱动保护电路，其特征在于包括第一输入端In_l、第二输入端In_2、输出端Out和开关电路； 所述开关电路的第一端A与其中一个输入端相连,第二端B与输出端Out相连,第三端C与另一输入端相连； 所述输出端Out与低电位相连。保护电路的目的是防止在SUSH和SUSL IGBT开关管的栅极同时出现高的情况。在IGBT开关管的前端通常有一级驱动放大电路(HVIC)，用以放大逻辑控制信号，提高信号驱动能力，驱动IGBT进行开关工作。此技术的想法是在驱动放大电路(HVIC)之前设置保护检测电路，当逻辑板输出错乱或其它原因引起在HVIC之前出现SUSH和SUSL同时为高的情况时，保护电路动作，并强行将SUSL信号的高电平拉低，避免信号送入HVIC放大后驱动后端IGBT动作，造成失效。如图4所示，PDP模组驱动电路中逻辑板(LOGIC BOARD)的供电电压为5V，逻辑板上的ASIC芯片输出SUSH/SUSL信号高电平通常也为5V，为一种数字脉冲信号，SUSH和SUSL两种信号正常情况不会同时出现高电平。所述第一输入端In_l和第二输入端In_2，其中一个输入端与逻辑板LOGIC BOARD的维持高端SUSH相连，另一个输入端与逻辑板LOGIC BOARD的维持低端SUSL相连。所述PDP模组驱动保护电路还包括开关误导通防止电路，连接于开关电路的第一端A和保护电路的第一输入端In_l之间。如图3和图4所示，在本实施例中，所述开关电路包括第一电阻R1、第二电阻R2、限流电阻R3和三极管Ql ； 所述开关电路的第一端A与第一电阻R1、第二电阻R2串联后与其第二端B相连； 所述三极管Ql的基极连接于第一电阻Rl和第二电阻R2之间，发射极与开关电路的第 二端B相连，集电极与限流电阻R3串连后与开关电路的第三端C相连。所述三极管Ql的放大倍数彡200倍。所述低电位是指地。所述开关误导通防止电路包括一个二极管D1。所述二极管Dl正极与保护电路的第一输入端In_l相连，负极与开关电路的第一端A相连。在本实施例中，将第一输入端In_l与逻辑板L0GICB0ARD的维持高端SUSH相连，将第二输入端In_2与逻辑板L0GICB0ARD的维持低端SUSL相连。当逻辑输出信号维持高端SUSH和维持低端SUSL同时为低时，三极管Ql的基极和集电极同时为低电平，三极管Ql不工作；当维持高端SUSH为高，维持低端SUSL为低时，三极管Ql基极虽有电压，但集电极为低电平，Ql不工作；当维持高端SUSH为低，维持低端SUSL为高时，二极管基极无电压，Ql也不工作；当维持高端SUSH和维持低端SUSL同时为高时，三极管Ql的基极和集电极同时为高电平，三极管Ql导通，维持低端SUSL被强制拉为低电平。当但如果在ASIC的供电电压降至I. 8V时，出现错乱，将使维持高端SUSH和维持低端SUSL两信号的输出同时为I. 8V左右的高电平，I. 8V已达到HVIC的高电平标准(HVIC认可的高电平最低为I. 7V)，如果没有保护电路，HVIC将接受并传向下一级电路使IGBT动作。而在本实施例中，二极管Dl将导通，提供给本文档来自技高网...
【技术保护点】
一种PDP模组的驱动保护电路，其特征在于：包括第一输入端（In_1）、第二输入端（In_2）、输出端（Out）和开关电路；所述开关电路的第一端（A）与其中一个输入端相连，第二端（B）与输出端（Out）相连，第三端（C）与另一输入端相连；所述输出端（Out）与低电位相连。
【技术特征摘要】
【专利技术属性】
技术研发人员：宋良平，班卫国，
申请(专利权)人：四川虹欧显示器件有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。