图像传感器中的暂停列读出制造技术

本发明专利技术涉及一种图像传感器，其包含具有多个列输出的二维像素阵列及连接到每一列输出的输出电路。每一输出电路经配置以操作并发取样及读取操作。模拟前端AFE电路处理从输出电路输出的像素数据，且AFE时钟控制器将AFE时钟控制信号传输到AFE电路以实现像素数据的处理。时序发生器输出由列解码器接收的列地址序列。在一个或一个以上取样操作期间，时序发生器挂起列地址序列，且随后在一个或一个以上取样操作期间，AFE时钟控制器挂起AFE时钟控制信号。AFE时钟控制信号及列地址序列在一个或一个以上取样操作结束时恢复。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及供数码相机及其它图像捕捉装置中使用的电子图像传感器，且更明确地说，涉及供电子图像传感器使用的取样及读出技术。
技术介绍
典型的固态电子图像传感器包括以二维阵列布置的数个光敏像元(“像素”)。这些像素通常形成在半导体材料中且具有累积由进入所述像素的光子产生的电子空穴对引起的电荷的性质。在电荷耦合装置(CCD)图像传感器中，可通过从所述阵列中移出电荷而从所述图像传感器中读出累积电荷。或者，在有源像素传感器(APS)中，可由所述阵列内接 近于所述像素的电路将电荷转换成电压，且可以扫描方式取样及读取所得电压。APS图像传感器还被称为互补金属氧化物半导体(CMOS)图像传感器。根据常规实践，CMOS图像传感器中的像素信号的取样及读出通常涉及将给定行中的所有像素信号取样到列电路中，且接着以顺序方式从列电路读出所取样像素信号的整个行。此取样及读出操作逐行进行，直到读出整个像素阵列为止。在常规实践中，取样及读出操作在时间上不会重叠，且取样操作表示从阵列读取像素信号所需要的总时间的显著分数。名为“Sampling and Readout of an Image Sensor Having a Sparse ColorFilter Array Pattern(具有稀疏滤色器阵列图案的图像传感器的取样及读出)”的美国专利申请公开案第2009/0195681号揭示用于CMOS图像传感器的取样及读出，其中像素信号的取样与先前所取样的像素的读出并发地发生，所述公开案是以引用的方式并入本文中。在此方案中，针对从像素阵列所输出的每一列信号提供两个列电路。由所述列电路中的一者取样来自选定像素的像素信号，同时在另一列电路中读出先前所取样的像素信号。通过以此方式使取样及读出操作重叠，消除了用于取样操作的时间量。这会减少从阵列读取像素信号所需要的总时间且增加图像传感器的帧读出速率。除了像素信号以外，取样操作还可取样系统噪声。由于对于像素信号的整个行同时地发生上文所描述的取样操作，故存在使所捕捉系统噪声对于所取样像素信号的整个行或一行的一部分将相关的可能性。在如上文所描述的成像系统中，此行相关噪声在所捕捉图像中产生不良的视觉假影。在CMOS图像传感器的常规非重叠取样及读出中，可通过在取样时间期间关闭噪声发生器(特别是到读出电路的部分的时钟信号)而减少系统噪声。然而，在上文所概述的重叠取样及读出操作中，在取样期间关闭到读出电路的时钟信号并非一选项，这是因为读出操作与取样操作并发地进行。因此，虽然并发取样及读出技术在读出时间方面提供改善，但其也增加了对取样系统噪声的敏感性且招致了不良的行相关视觉假影。
技术实现思路
概括地说，根据本专利技术的一个方面，本专利技术提供一种图像传感器，其包含具有多个列输出的二维像素阵列及连接到每一列输出的输出电路。每一输出电路经配置以操作并发取样及读取操作。模拟前端(AFE)电路处理从输出电路所输出的像素数据，且AFE时钟控制器将AFE时钟控制信号传输到AFE电路以实现像素数据的处理。时序发生器输出由列解码器接收的列地址序列。在一个或一个以上取样操作期间，时序发生器挂起列地址序列，且随后在一个或一个以上取样操作期间，AFE时钟控制器挂起AFE时钟控制信号。AFE时钟控制信号及列地址序列在取样操作结束时恢复。本专利技术的另一方面提供一种用于从图像传感器读出图像的方法。图像传感器包含具有多个列输出的二维像素阵列及连接到每一列输出的输出电路，其中每一输出电路经配置以操作并发取样及读取操作。所述方法首先在每一输出电路中起始并发取样及读取操作。在例如用于像素RESET信号的取样操作的第一取样操作期间，挂起列地址序列。随后在第一取样操作期间，挂起AFE时钟控制信号。在第一取样操作完成之后，AFE时钟控制信号及列地址序列恢复。在例如用于像素SIGNAL信号的取样操作的第二取样操作期间，再次挂起列地址序列。随后在第二取样操作期间，再次挂起AFE时钟控制信号。在第二取样操作完成之后，AFE时钟控制信号及列地址序列恢复。可重复挂起AFE时钟控制信号及列地 址序列，直到已从像素阵列中取样及读出所有信号为止。在挂起AFE时钟控制信号及列地址序列时，可存储从每一输出电路所输出的像素数据。存储像素数据会选择性地延迟像素数据的输出以实现像素数据的不中断输出数据流。有利效果根据本专利技术的图像传感器及图像捕捉方法可用于减少捕捉图像所需要的时间，同时减少所捕捉图像中的噪声。这些图像传感器及方法具有广泛应用，且许多类型的图像捕捉装置可有效地使用这些传感器及方法。附图说明参考下列图式更好地理解本专利技术的实施例。所述图式的元件未必相对于彼此按比例绘制。图I是根据本专利技术的实施例中的图像捕捉装置的简化框图；图2是根据本专利技术的实施例中的CMOS图像传感器的俯视图的框图；图3是图2所示的像素阵列202的更详细图；图4是图2所示的AFE电路212的框图；图5是图2所示的取样及读出输出电路210的一部分的电路图；图6描绘用于图2所示的取样及读出输出电路210的非并发取样及读取操作的示范性时序图；图7描绘用于图2所示的列输出电路210的并发取样及读取操作的示范性时序图；图8是根据本专利技术的实施例中的用于暂停列读出的方法的流程图；图9描绘图8所示的方法的示范性时序图；图10描绘用于通过使用数字缓冲器使来自图9的中断数据流连续的电路的框图；图11描绘图10所示的电路的示范性时序图；以及图12是图2所示的替代取样及读出输出电路210的一部分的电路图。具体实施例方式在整个说明书及所附权利要求书中，下列术语采用在本文中明确地相关联的意义，除非上下文另有清楚规定。“一”、“一个”及“所述”的意义包含复数参考，“在……中”的意义包含“在……中”及“在……上”。术语“连接”表示所连接项目之间的直接电连接，或通过一个或一个以上无源或有源中间装置的间接连接。术语“电路”表示单个组件或多个组件(有源或无源)，其连接在一起以提供所需功能。术语“信号”表示至少一个电流、电压或数据信号。另外，例如“在……上”、“在……上方”、“顶部”、“底部”的指向性术语是参考所描述的图的定向而使用。因为本专利技术的实施例的组件可定位在数个不同定向上，所以指向性术语仅用于说明的目的且决非限制性的。参看图式，在全部视图中类似数字指示类似零件。 图I是根据本专利技术的实施例中的图像捕捉装置的简化框图。在图I中图像捕捉装置100实施为数码相机。所属领域的技术人员将认识到，数码相机仅为可利用合并本专利技术的图像传感器的图像捕捉装置的一个实例。其它类型的图像捕捉装置(举例来说，例如移动电话相机、扫描仪及数字视频摄录像机)可与本专利技术一起使用。在数码相机100中，来自主体场景的光102输入到成像级104。成像级104可包含例如透镜、中性密度滤光器、光圈及快门的常规元件。光102由成像级104聚焦以在图像传感器106上形成图像。图像传感器106通过将入射光转换成电信号而捕捉一个或一个以上图像。数码相机100进一步包含处理器108、存储器110、显示器112及一个或一个以上额外输入/输出(I/O)元件114。虽然在图I的实施例中展示为分离的元件，但成像级104可与图像传感器106集成且可能地与数码相机100的一个或一个以上额外元件集成本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2009.12.31 US 61/335,123;2010.11.24 US 12/953,5351.一种图像传感器，其包括 二维像素阵列，所述阵列包含多个列输出； 输出电路，其连接到每一列输出，其中每一输出电路经配置以操作并发取样及读取操作； 列解码器，其电连接到每一输出电路； 模拟前端AFE电路，其用于处理像素数据； AFE时钟控制器，其用于将AFE时钟控制信号传输到所述AFE电路以实现所述像素数据的处理 '及 时序发生器，其用于输出由所述列解码器接收的列地址序列，其中在取样操作期间，所述时序发生器挂起所述列地址序列，且随后在所述取样操作期间，所述AFE时钟控制器挂起所述AFE时钟控制信号，且与所述取样操作结束同时或在所述取样操作结束之后，所述AFE时钟控制器恢复所述AFE时钟控制信号且所述时序发生器恢复所述列地址序列。2.根据权利要求I所述的图像传感器，其进一步包括经配置以选择性地存储来自所述AFE电路的所述像素数据的一部分的输出的数字缓冲器。3.根据权利要求I所述的图像传感器，其进一步包括连接到每一列输出的多个取样开关。4.根据权利要求3所述的图像传感器，其进一步包括连接到每一取样开关的取样及保持电容器。5.根据权利要求4所述的图像传感器，其进一步包括连接到每一取样及保持电容器的读出开关。6.根据权利要求5所述的图像传感器，...

【专利技术属性】
技术研发人员：约翰·托马斯·康普顿，杰夫里·S·格斯滕伯格，拉维·姆鲁斯尤恩贾亚，
申请(专利权)人：全视科技有限公司，
类型：发明
国别省市：