用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构制造方法及图纸

本发明专利技术公开了一种用于编程擦除读取纳米级电阻性存储装置的页缓冲器架构，基于单一命令，提供高电流于编程和擦除功能，以仅编程和擦除其状态将从其先前状态改变的该存储装置(30)。

【技术实现步骤摘要】

本专利技术大体上是关于存储装置，详言之，是关于电阻性存储装置操作。
技术介绍
图I显示一种已知为离子移动电阻性存储装置之电阻性存储 装置30。存储装置30包括电极32 (例如铜)、于该电极32上之硫化铜层34、于层34上之例如氧化铜层之有源层36、和于该有源层36上之电极38 (例如钛)。起初，假设存储装置30尚未被编程，为了编程存储装置30，将电极38接地，而施加正电压到电极32，俾使得电位Vpg(“编程电位)于该存储装置30之顺向(forward)方向从较高至较低电位施加跨接(across)于存储装置30 (参看图2，存储装置电流对施加跨接于该存储装置30之电位之图)。此电位足够引起铜离子从层34被吸引朝向电极38并进入有源层36㈧，以便形成导电细丝(filament)，弓丨起有源层36(以及全部存储装置30)是在(顺向)低电阻或导电状态。在移除此电位(B)后，于编程步骤期间吸引入有源层36之离子保留在该有源层36中，以使有源层36 (和存储装置30)保持于导电或低电阻状态。于存储装置30于其被编程(导电)状态之读取步骤中，电位Vr( “读取电位)于该存储装置30之顺向方向从较高至较低电位施加跨接于存储装置30。此电位小于施加跨接于该存储装置30用来编程(参看上述)之电位Vpg。于此情况，存储装置30将容易导通电流，其表示存储装置30是在其被编程状态。为了擦除存储装置，施加正电压到电极38，而使电极32保持接地，俾使得电位VOT(“擦除电位)于该存储装置30之反向(reverse)方向从较高至较低电位施加跨接于存储装置30。此电位足够引起铜离子从有源层36被排斥朝向电极32并进入层34(C)，引起有源层36 (以及全部存储装置30)在高电阻或实质非导电状态。此状态在从存储装置30移除此电位后仍维持。于存储装置30于其被擦除(实质不导电)状态之读取步骤中，电位\再于该存储装置30之顺向方向从较高至较低电位施加跨接于存储装置30，如上所述。由于有源层34 (和存储装置30)在高电阻或实质不导电状态，存储装置30将不导通显著电流，其表示存储装置30是在其被擦除状态。电阻性存储器阵列一般包括大量之此等存储装置30，各存储装置30能够个别地被读取、编程和擦除。从上述和图2中将注意到，需要相对低的电流来读取存储装置30之状态(希望施加低电压以避免干扰到另一状态)，而需要实质较高的电流来编程和擦除装置30。由此，需要表现此种高电流之架构。此外，一般而言，于现有的闪存阵列中，系进行双命令方法(two-co_andapproach)，其中基于第一命令而擦除整页之数据，然后基于第二命令将数据写入到阵列中。会希望提供一种方法，其中基于单一命令，仅于那些其中需要从先前状态来改变状态之存储装置进行擦除和编程，亦即那能其状态不将从先前状态改变之存储装置被保留在该状态而不经历擦除或编程操作。因此，所需要的是一种于编程和 擦除电阻性存储装置之存储装置时符合高电流需求、同时使用单一命令并仅改变那些其中需要改变状态之存储装置之状态之方法。
技术实现思路
本专利技术一方面提供一种对电阻性存储装置执行程序的方法，包括提供数据信息至数据寄存器；将来自该数据寄存器的数据信息提供至锁存器，其中，该锁存器串联于该数据寄存器；以及将来自该锁存器的与将数据写入该存储装置中相关的信息提供至写入驱动器。本专利技术另一方面提供一种存储器结构，包括位线；连接至该位线的电阻性存储装置；数据寄存器；用于连接该位线与该数据寄存器的装置；锁存器，串联于该数据寄存器；用于连接该位线与该锁存器的装置；以及用于连接该数据寄存器与该锁存器的装置。广言之，本专利技术是一种于电阻性存储装置阵列的电阻性存储装置进行操作的方法，该阵列包含于不同状态的存储装置，该方法包括判定各存储装置的期望状态，判定各存储装置的状态，以及仅写入数据至那些状态不同于期望状态的存储装置。根据考虑下述的详细描述，配合所附图式，可较佳地了解本专利技术。由下列描述，仅藉由施行本专利技术的最佳模式的说明，显示和描述了本专利技术的实施例，对于熟悉此项技艺者将变得容易清楚了解本专利技术。如将了解的，本专利技术可有其它的实施例，而其一些细部能够作修饰和显然的各态样变化，而完全不偏离本专利技术的范围。因此，各图式和详细描述是有关在本质上说明本专利技术而并不用来限制本专利技术。附图说明于所附权利要求书中提出了本专利技术可靠特性之新颖特征。然而，当阅读时本专利技术其本身以及该使用之最佳实施模式，以及其进一步之目的和优点，将藉由参照下列例示实施例之详细说明配合所附图式而最佳地了解，其中图I为上述存储装置之剖面图；图2为说明图I之存储装置之操作特性之电流对电压之图；图3为用于施行本专利技术之电路之一般说明；图4为说明本方法中步骤之流程图；以及图5至15为说明图3之电路详细示意图，用于与该方法之步骤一起施行本专利技术。主要组件符号说明30 电阻性存储装置30A 存储装置3(ν302、303、304 #储装置32 电极34 硫化铜层36 有源层38 电极40 页42 存储器阵列46 区段48 存储器结构48ρ482、483、484 存储器结构50 电路52驱动器54 逻辑56输入/输出埤58 位线60、62y译码器晶体管62^62^623^62^ 译码器晶体管64 晶体管66数据寄存器66i、662、663、664 数据寄存器68 感测锁存器70、72、74晶体管、开关 12^12^12^12^ 晶体管80 感测电路82、84、86、88、90 晶体管A、A1、A2、A3、A4 节点B、BI、B2、B3、B4 节点BL1、BL2、BL3、BL4 节点C、Cl、C2、C3、C4 节点SNSI、SNS2、SNS3、SNS4 节点Ver、Vpg、Vr 电位。具体实施例方式现详细参照本专利技术之特定实施例，该实施例说明了由专利技术人施行本专利技术所考虑表现之最佳模式。图3说明用于施行本专利技术之电路之一般形式。显示了存储器阵列42之页40之部分。存储器阵列42之页40包括多个存储器结构48。电路50 (包括写入驱动器52、电路逻辑54、和输入/输出埤56)将以下列描述之方式而与页40关联操作。各存储器结构48包括位线58，该位线58可经由y译码器晶体管60和y译码器晶体管62而连接至电路50。各位线58沿其长度连接至多个存储装置30，各存储装置30与存取晶体管64串联连接。然而为了清楚之目的，仅显示单一存储装置30为操作地连接至各位线58。各存储器结构48亦包括与感测锁存器(sense latch)68串联(由显示为开关(switch)之晶体管70连接)之数据寄存器66，该数据寄存器66和感测锁存器68与位线58并联连接，系以显示为开关之晶体管72连接位线58与感测锁存器68，以及显示为开关之晶体管74连接该位线58和数据寄存器66。将参照图3之存储器结构48之其中一者，如在此例子中之中间存储器结构48，而描述电路之操作，虽然应该了解到各其它的存储器结构48系以相似的方式操作。最初，如上所述，存储装置30可以是在高电阻(编程“I)状态或于低电阻(编程“O)状态。亦参考图4，由于开关74导通(closed)而开关70、72不导通(open)，数据以字节之方式从输入/输出埠56经由y译码器晶体管62而加载至本文档来自技高网...

【技术保护点】

【技术特征摘要】
2005.05.27 US 11/139,2271.一种对电阻性存储装置(30)执行程序的方法，包括 提供数据信息至数据寄存器(66)； 将来自该数据寄存器￠6)的数据信息提供至锁存器(68)，其中，该锁存器￠8)串联于该数据寄存器(66);以及 将来自该锁存器￠8)的与将数据写入该存储装置(30)中相关的信息提供至写入驱动器(52)。2.如权利要求I所述的对电阻性存储装置(30)执行程序的方法，还包括该写入驱动器(52)将数据写入该存储装置(30)中。3.如权利要求2所述的对电阻性存储装置(30)执行程序的方法，其中，由该写入驱动器(52)写入数据使该存储装置(30)的电阻从较低状态改变至较高状态。4.如权利要求2所述的对电阻性存储装置(30)执行程序的方法，其中，由该写入驱动器(52)写入数据使该存储装置(30)的电阻...

【专利技术属性】
技术研发人员：C·S·比尔，W·D·蔡，
申请(专利权)人：斯班逊有限公司，
类型：发明
国别省市：