一种内置补偿电容的线性电压调整器制造技术

本发明专利技术涉及电学领域，特别涉及一种内置补偿电容的线性电压调整器，其特征在于，包括运算放大器，EA误差放大器，快速响应LDO。本发明专利技术为高性能中中央处理器，数字信号处理器，可编程逻辑器件，高性能转换器等芯片的集成供电IP，提供一种内置补偿电容的线性电压调整器，无需外置大补偿电容，采用处理器寄生电容即可保证系统稳定工作，可方便的与大规模数字电路单片集成。

【技术实现步骤摘要】
一种内置补偿电容的线性电压调整器
本专利技术涉及电学领域，特别涉及一种内置补偿电容的线性电压调整器。
技术介绍
随着半导体工艺的进步和电子市场越来越苛刻的要求，中央处理器、数字信号处理器、可编程逻辑器件等等核心元器件速度越来越快，集成度越来越高。集成线形调整期作为供电电源成为核心处理芯片发展的必然趋势。而传统的外部补偿的线形调整器，补偿电容大，无法集成，不符合系统小型化的发展趋势。
技术实现思路
本专利技术的目地是提供一种内置补偿电容的线性电压调整器，它通过运算放大器，EA误差放大器，快速响应LDO保证了系统无需外部大补偿电容也可稳定工作，提高了系统的响应速度。为实现上述目的，本专利技术采用的技术方案为：一种内置补偿电容的线性电压调整器，包括运算放大器，EA误差放大器和快速响应LDO，其特征在于，所述运算放大器包括一个电流漏，五个P型MOS管和三个N型MOS管，一电阻，一个电容，其连接方式为：第零P型MOS管MP0的漏极、第零P型MOS管MP0的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一P型MOS管MP1的栅极连接；第一P型MOS管MP1的漏极、第二P型MOS管MP2的源与第三P型MOS管MP3的源极连接；该运算放大器的同向输入端口VP与第三P型MOS管MP3的栅极连接；该运算放大器的反向输入端口VN与第二P型MOS管MP2的栅极连接；第二P型MOS管MP2的漏极、第零N型MOS管MN0的栅极、第零N型MOS管MN0的漏极与第一N型MOS管MN1的栅极连接；第三P型MOS管MP3的漏极、第一N型MOS管MN1的漏极、电容Cc的一端与第二N型MOS管MN2的栅极连接；第四P型MOS管MP4的漏极、电阻Rc的一端、第二N型MOS管MN2的漏极与运放的输出端Vout连接，电阻Rc的另一端与电容Cc的另一端连接，第零P型MOS管MP0的源极、第一P型MOS管MP1的源极、第四P型MOS管MP4的源极与电源VDD连接，第零N型MOS管MN0的源极、第一N型MOS管MN1的源极、第二N型MOS管MN2的源极、电流源I的流出端与地GND连接。所述EA误差放大器为，共源共栅单级放大器，包括七个P型MOS管和四个N型MOS管，其电路连接方式为：第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；第二P型MOS管MP2的栅极与该误差放大器的同向输入端连接；第三P型MOS管MP3的栅极与该误差放大器的反向输入端连接；第二P型MOS管MP2的漏极、第三N型MOS管MN3的源极与第一N型MOS管MN1的漏极连接；第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二N型MOS管MN2的漏极连接；第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管MN3的漏极连接；第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接；第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接；第七P型MOS管MP7的漏极、第四N型MOS管MN4的漏极与该误差放大器的输出端口Vout连接；第一P型MOS管MP1的栅极与偏置电压Vpb1连接；第六P型MOS管MP6的栅极、第七P型MOS管MP7的栅极与偏置电压Vpb2连接；第一N型MOS管MN1的栅极、第二N型MOS管MN2的栅极与偏置电压Vnb1连接；第三N型MOS管MN3的栅极、第四N型MOS管MN4的栅极与偏置电压Vnb2连接，第一P型MOS管MP1的源极、第四P型MOS管MP4的源极、第五P型MOS管MP5的源极与电源VDD连接，第一N型MOS管MN1的源极、第二N型MOS管MN2的源极与地GND连接。所述快速响应LDO由增益级、Chargepump级和输出级组成，其中包括，一个误差放大器，一个运算放大器，三个电容，四个开关，二个电阻，一个P型MOS管和一个N型MOS管，其电路连接方式为：基准电压Vref1与运算放大器op的同相输入端连接；运算放大器op的反相输入端、运算放大器op的输出端与开关S2的一端连接；基准电压Vref2与误差放大器EA的反相输入端连接；误差放大器EA的同相输入端、电容Cc的一端、电阻R1的一端与电阻R2的一端连接；误差放大器EA的输出端、开关S3的一端与电容C2的一端连接；C2的另一端、S4的一端、P型MOS管Mc的源端与N型MOS管Mpass的栅端连接；开关S1的一端、开关S3的另一端与电容C1的一端连接；电容C1的另一端、开关S2的另一端与开关S4的另一端连接；N型MOS管Mpass的源端与电阻R2的另一端连接；P型MOS管Mc的漏端与电容Cc的另一端连接，偏置电压VB与P型MOS管Mc的栅端连接，N型MOS管Mpass的漏端与电源Vin连接，开关S1的另一端、电阻R1的另一端与地GND连接。采用如上技术方案的本专利技术，具有如下有益效果：本专利技术为高性能中央处理器，数字信号处理器，可编程逻辑器件，高性能转换器等芯片的集成供电IP，提供一种内置补偿电容的线性电压调整器，无需外置大补偿电容，采用处理器寄生电容即可保证系统稳定工作，可方便的与大规模数字电路单片集成。附图说明图1为本专利技术运算放大器电路结构图。图2为本专利技术EA误差放大器电路结构图。图3为本专利技术快速响应LDO电路结构图。具体实施方式为了进一步说明本专利技术，下面结合附图进一步进行说明：本专利技术所描述的一种内置补偿电容的线性电压调整器，由运算放大器，EA误差放大器和快速响应LDO组成。如图1所示，所述运算放大器包括一个电流漏，五个P型MOS管和三个N型MOS管，一电阻，一个电容，其连接方式为：第零P型MOS管MP0的漏极、第零P型MOS管MP0的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一P型MOS管MP1的栅极连接；第一P型MOS管MP1的漏极、第二P型MOS管MP2的源与第三P型MOS管MP3的源极连接；该运算放大器的同向输入端口VP与第三P型MOS管MP3的栅极连接；该运算放大器的反向输入端口VN与第二P型MOS管MP2的栅极连接；第二P型MOS管MP2的漏极、第零N型MOS管MN0的栅极、第零N型MOS管MN0的漏极与第一N型MOS管MN1的栅极连接；第三P型MOS管MP3的漏极、第一N型MOS管MN1的漏极、电容Cc的一端与第二N型MOS管MN2的栅极连接；第四P型MOS管MP4的漏极、电阻Rc的一端、第二N型MOS管MN2的漏极与运放的输出端Vout连接，电阻Rc的另一端与电容Cc的另一端连接，第零P型MOS管MP0的源极、第一P型MOS管MP1的源极、第四P型MOS管MP4的源极与电源VDD连接，第零N型MOS管MN0的源极、第一N型MOS管MN1的源极、第二N型MOS管MN2的源极、电流源I的流出端与地GND连接。如图2所示，所述EA误差放大器为，共源共栅单级放大器，包括七个P型MOS管和四个N型MOS管，其电路连接方式为：第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；第二P型MOS管MP2的栅极与该误差放大器的同向输入端连接；第三P型MOS管MP3的栅极与该误差放大器的反向输入本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种内置补偿电容的线性电压调整器，包括运算放大器op，所述运算放大器op包括一个电流源I，五个P型MOS管和三个N型MOS管，一个电阻，一个电容，其连接方式为：第零P型MOS管MP0的漏极、第零P型MOS管MP0的栅极、电流源I的输入端、第四P型MOS管MP4的栅极与第一P型MOS管MP1的栅极连接；第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；该运算放大器op的同向输入端口VP与第三P型MOS管MP3的栅极连接；该运算放大器op的反向输入端口VN与第二P型MOS管MP2的栅极连接；第二P型MOS管MP2的漏极、第零N型MOS管MN0的栅极、第零N型MOS管MN0的漏极与第一N型MOS管MN1的栅极连接；第三P型MOS管MP3的漏极、第一N型MOS管MN1的漏极、电容Cc的一端与第二N型MOS管MN2的栅极连接；第四P型MOS管MP4的漏极、电阻Rc的一端、第二N型MOS管MN2的漏极与运算放大器op的输出端Vout连接，电阻Rc的另一端与电容Cc的另一端连接，第零P型MOS管MP0的源极、第一P型MOS管MP1的源极、第四P型MOS管MP4的源极与电源VDD连接，第零N型MOS管MN0的源极、第一N型MOS管MN1的源极、第二N型MOS管MN2的源极、电流源I的流出端与地GND连接；包括误差放大器EA，所述误差放大器EA为共源共栅单级放大器，包括七个P型MOS管和四个N型MOS管，其电路连接方式为：第一P型MOS管MP1的漏极、第二P型MOS管MP2的源极与第三P型MOS管MP3的源极连接；第二P型MOS管MP2的栅极与该误差放大器EA的同向输入端连接；第三P型MOS管MP3的栅极与该误差放大器EA的反向输入端连接；第二P型MOS管MP2的漏极、第三N型MOS管MN3的源极与第一N型MOS管MN1的漏极连接；第三P型MOS管MP3的漏极、第四N型MOS管MN4的源极与第二N型MOS管MN2的漏极连接；第四P型MOS管MP4的栅极、第五P型MOS管MP5的栅极、第六P型MOS管MP6的漏极与第三N型MOS管MN3的漏极连接；第四P型MOS管MP4的漏极与第六P型MOS管MP6的源极连接；第五P型MOS管MP5的漏极与第七P型MOS管MP7的源极连接；第七P型MOS管MP7的漏极、第四N型MOS管...

【专利技术属性】
技术研发人员：袁小云，王晓飞，孙权，
申请(专利权)人：西安航天民芯科技有限公司，
类型：发明
国别省市：