【技术实现步骤摘要】
本专利技术涉及显示
，尤其涉及一种显示装置及其采用的栅极驱动电路。
技术介绍
薄膜晶体管(TFT)平板显示(FPD, Flat Panel Display)技术是当今显示技术的主流。其中，集成栅极驱动电路是FPD技术发展过程中涌现的新技术；这种将栅极驱动电路集成于显示基板(如玻璃)上的优点是減少了外围驱动芯片的数量及其压封エ序，使质量轻、厚度薄且外观対称的窄边框面板得以实现，液晶模组更为紧凑、且显示器件的机械和电学可靠性增強，而且有可能简化栅源极驱动电路、提高显 示面板的分辨率、以及增加实现柔性面板的可能性。现行的TFT技术包括非晶硅(a-Si :H)、多晶硅(p_Si)以及氧化物TFT技术。虽然这些TFT技术因各自的优点被研究以应用于集成栅极驱动电路技术中，但它们也存在ー些缺点。如图I所示为常规的两相时钟栅极驱动电路的结构。对于有X行的有源显示面板，栅极驱动电路11包括X级串联的栅极驱动电路单元(如图示的111、112、113等)。每一条栅极扫描线对应于ー级栅极驱动电路単元的输出。该常规的两相时钟栅极驱动电路的工作时序如图2所示，其中，CK1和CK2是两...
【技术保护点】
【技术特征摘要】
1.ー种栅极驱动电路，其特征在于，包括多级串联的驱动电路单元，其中每ー级输出ー栅极扫描信号，且同一巾贞内的后ー级栅极扫描信号比前ー级栅极扫描信号滞后半个相位，姆ー级驱动电路单元包括 输入模块，用于从信号输入接ロ接收输入信号，并在输入信号的控制下，提供驱动模块的开启电压； 驱动模块，包括与输入模块耦合的控制端，所述驱动模块的控制端响应开启电压，将第ー时钟信号传送至信号输出接ロ； 放电模块，用于响应相邻级的驱动电路单元的输出信号或相邻级的驱动电路单元的输出信号与第二时钟信号，将驱动模块的控制端耦合到第一电压源，使驱动模块关闭； 时钟馈通抑制模块，用于在第一时钟信号、第四时钟信号以及当前第N级的前ー级驱动电路単元的输出信号的控制下，稳定驱动模块的控制端的电位； 低电平维持模块，用于在第一时钟信号和第三时钟信号的控制下，将输出信号稳定在第一电压源的电位； 所述第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号是周期为T的M相时钟信号，占空比均为1/M，且依次前者超前后者T/ (2M)，一个相位的值为2 Ji /M，其中，T > O，M为大于或等于2的整数，N为正整数。2.如权利要求I所述的栅极驱动电路，其特征在于，所述第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号的占空比为50%，且依次前者超前后者T/4的时间；驱动电路单元的输出信号的脉宽为T/2，当前第N级驱动电路单元的输出信号的高电平与第N+1级驱动电路单元的输出信号的高电平交叠T/4的时间。3.如权利要求I或2所述的栅极驱动电路，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的控制极和第一电流导通极耦合输入信号，第二电流导通极耦合所述驱动模块的控制端，所述输入信号为第N-I级驱动电路单元的信号输出接ロ或第N-2级驱动电路单元的信号输出接ロ； 或者，所述输入模块包括第一晶体管、第九晶体管和第十晶体管，所述第九晶体管的控制极稱合第四时钟信号，所述第九晶体管的第一电流导通极和所述第十晶体管的第一电流导通极以及所述第十晶体管的控制极耦合到第N-2级驱动电路单元的信号输出接ロ，所述第十晶体管的第二电流导通极耦合到所述第一晶体管的控制极，所述第一晶体管的第一电流导通极耦合第N-I级驱动电路单元的信号输出接ロ，第二电流导通极耦合驱动模块的控制端。4.如权利要求I或2所述的栅极驱动电路，其特征在于，所述驱动模块包括第二晶体管和第一电容，所述第二晶体管的控制极和第一电容的第一电极耦合输入模块的输出端，第一电流导通极耦合第一时钟信号，第二电流导通极和第一电容的第二电极耦合信号输出接□。5.如权利要求I或2所述的栅极驱动电路，其特征在于，所述放电模块包括第三晶体管，所述第三晶体管的控制极耦合第N+2级驱动电路单元的信号输出接ロ，第一电流导通极耦合输入模块的输出端，第二电流导通极耦合第N+1级驱动电路单元的信号输出接ロ或耦合第二时钟信号。6....
【专利技术属性】
技术研发人员：张盛东，郑灿，廖聪维，陈韬，刘晓明，戴文君，钟德镇，简庭宪，
申请(专利权)人：北京大学深圳研究生院，昆山龙腾光电有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。