一种基于FPGA的软核容错星载计算机制造技术

一种基于FPGA的软核容错星载计算机，它由双冗余的基于FPGA的软核控制模块和仲裁管理模块组成；该软核控制模块是以32位LEON3容错软核为控制核心，外扩接口电路构成；该仲裁管理单元由硬件看门狗及逻辑控制电路构成；两个软核控制模块通过外部CAN总线接口与外部设备进行数据通讯。双冗余软核控制模块采用冷备份的工作方式，由当班的软核控制模块上电工作，通过CAN总线接口收发数据并进行数据处理。在当班机发生故障时，由仲裁管理模块根据检测到的故障类型和故障严重程度进行故障处理或切换备份机，实现安全的故障容错策略。本发明专利技术用于空间环境下的微小型航天器的星上数据处理及控制，具有高性能、低成本、故障分级屏蔽、容错策略简单，系统可靠性高的特点。

【技术实现步骤摘要】

本专利技术涉及一种基于FPGA的软核容错星载计算机，它是一种基于FPGA的32位软核容错星载计算机，适用于空间容错计算

技术介绍
随着航天技术的快速发展，微小型航天器已广泛应用到应急通讯、对地遥感、新概念新技术演示验证、空间科学探测等航天任务中。微小卫星长期在轨工作对星上电子系统 的核心部件一星载计算机的数据处理能力、实时性和可靠性提出了较高的要求。LE0N3 软核是由 Gaisler Research 公司开发的一款符合 ffiEE 1754(SPARCV8)架构的应用于空间环境下的高性能32位RISC处理器IP核。它的前身是欧洲宇航局开发的LEON以及ERC32。LE0N3的源代码，由可综合的VHDL开放源代码组成，所有代码均基于GNU GPL许可发行，具有优良的可配置性和可移植性，既可以通过二次软件开发的方式提高LE0N3处理器的容错能力，也可以方便的在FPGA片上综合，代替传统的微处理器成为高性能星载计算机的核心组成部分，设计并实现高可靠的星载容错计算机系统。国内外的研究表明，通过对FPGA的容错设计，可以有效地减少空间单粒子翻转(SEU)引起的星载计算机功能错误，从而提高整个星载计算机系统的可靠性。开展高性能容错星载计算机研究对提高微小卫星的数据处理能力和可靠性具有重要意义。
技术实现思路
为解决空间辐射环境下单粒子翻转对星载计算机系统的影响。本专利技术提供一种基于FPGA的软核容错星载计算机。它采用多种故障容错的方法提高星载计算机系统的可靠性，满足空间环境下星载计算机高性能、低成本、低功耗和高可靠性的要求。见图1，本专利技术一种基于FPGA的软核容错星载计算机，由双冗余的基于FPGA的软核控制模块和仲裁管理模块组成。各模块之间的相互关系是两个软核控制模块A、B功能完全相同，硬件设计独立。软核控制模块定期将心跳信号发送给仲裁管理模块，仲裁管理模块按照安全的故障诊断策略判断软核控制模块的工作状态，发出控制信号，对两个软核控制模块进行故障处理或切换操作。其中，该软核控制模块是以32位LE0N3容错软核为控制核心，外扩接口电路构成；该仲裁管理模块由硬件看门狗及逻辑控制电路构成。为降低整机功耗，双冗余软核控制模块采用双机冷备份的工作方式设计，即只有当班软核控制模块上电工作，非当班软核控制模块作为备份不上电。若当班软核控制模块出现故障，仲裁管理模块根据检测到的故障类型和故障严重程度进行故障处理或切换备份机，自主实现安全的故障容错策略。此外，仲裁管理模块还可以接受地面上传的直接指令，实现整个星载计算机系统的强制性双机切换。该软核控制模块包括LE0N3软核处理器、AMBA总线单元、存储器接口单元、串口调试单元、中断控制单元、定时器单元、串口通讯单元和通用输入输出接口单元。其之间的关系是AMBA总线单元连接LE0N3软核处理器与外设，包括AHB控制器、AHB高速总线、APB低速总线、AHB/APB转换接口。AHB高速总线连接串口调试单元和存储器接口单元，APB低速总线连接中断控制单元、定时器单元、串口通讯单元、通用输入输出接口单元。对LE0N3软核处理器的流水线栈触发单元进行三模冗余(TMR)设计，对寄存器单元进行汉明码纠一检二容错设计，对缓存单元进行循环冗余校验(CRC)。以上设计在提高软核处理器性能的同时，提高星载计算机抗单粒子效应的能力。每个软核控制模块外扩有CAN接口电路，通过CAN总线控制器(SJA1000)和CAN收发器(TJA1050)与外部星载设备进行是数据通讯。该仲裁管理模块由硬件看门狗及控制逻辑电路构成，软核控制模块A、B通过数字输出接口分别输出各自单机的状态实现对仲裁管理模块看门狗的喂狗操作，控制逻辑电路根据软核控制模块A、B对应的片外看门狗溢出状况判断并选定当班的软核控制模块，通过控制磁保持继电器给软核控制模块上电(或断电)，实现双机切换。该硬件看门狗是MAX706S ;该控制逻辑电路核心芯片是SN54121。为防止星载计算机电源短路导致整星电源故障，在星载计算机3个模块的电源入 口处都采用MAX890芯片进行限流保护。一旦电流超过阈值，MAX890芯片将自动关闭电源。该保护措施较好地实现星载计算机的电源故障检测和故障隔离。本专利技术一种基于FPGA的软核容错星载计算机，其优点及功效在于以Xi Iinx低成本商用高性能FPGA(Spartan 3E-1600)为核心嵌入式处理/控制器，设计实现了基于LE0N3的软核容错星载计算机。本专利技术充分利用了已有的LE0N3IP软核资源，并针对空间环境下的单粒子效应问题进行了 LE0N3软核的故障容错设计，使软核控制单元的外围器件少、功耗低、硬件结构简单；采用双机冗余和故障检测诊断技术，提高了星载计算机系统的整机可靠性和工作寿命。附图说明图I :基于FPGA的软核容错星载计算机结构框2 :软核容错星载计算机双机状态切换3 :软核控制模块结构框4 LE0N3软核处理器容错设计框5 LE0N3处理器寄存器文件纠检错设计框6 LE0N3处理器Cache缓存单元CRC校验设计框7 :电源过流保护电路8 :仲裁管理模块A机片外看门狗硬件电路9 :仲裁管理模块B机片外看门狗硬件电路10 :仲裁管理模块逻辑控制输出电路图具体实施例方式参阅图1，2 :软核容错星载计算机由双冗余的基于FPGA的软核控制模块和仲裁管理模块组成。各模块之间的相互关系是两个软核控制模块A、B功能完全相同，硬件设计独立。软核控制模块定期将心跳信号发送给仲裁管理模块，仲裁管理模块按照安全的故障诊断策略判断软核控制模块的工作状态，发出控制信号，对两个软核控制模块进行故障处理或切换操作。双冗余软核控制模块采用双机冷备份的工作方式设计，即只有当班软核控制模块上电工作，非当班软核控制模块作为备份不上电。若当班软核控制模块出现故障，仲裁管理模块根据检测到的故障类型和故障严重程度进行故障处理或切换备份机，自主实现安全的故障容错策略。此外，仲裁管理模块还可以接受地面上传的直接指令，实现整个星载计算机系统的强制性双机切换。参阅图3 :基于FPGA的软核控制模块包括LE0N3软核容错处理单元、AMBA总线单元、存储器接口控制单元、串口调试单元、中断控制单元、定时器单元、串口通讯单元和通用输入输出接口单元。本专利技术在已有的LE0N3IP软核架构的基础上对易于发生单粒子翻转的三端口寄存器单元、数据缓存单元、存储器接口控制单元进行容错设计，增强LE0N3软核处理器抗空间环境下单粒子效应的能力；AMBA总线是一种层次化的总线结构，包括AHB控制器、AHB (AMBA高性能总线)，APB(AMBA外设总线)、AHB/APB转换桥；LE0N3通过高速的AMBA (AHB)总线连接存储器控制接口及调试接口等，低速的AMBA (APB)总线实现片上外设的接口，如定时器、串口、通用输入输出接口、中断控制器等，其中高速的AMBA (AHB)总线与低速的AMBA(APB)总线连接之间加有AHB/APB转换桥；存储器控制接口实现AHB总线单元与存储器数据的传输接口，提供处理器运算所需的数据与指令；用户通过串口调试单元(RS232接口 )，实现对LE0N3处理器的调试。串口通讯模块、通用输入输出接口单元是基于FPGA的软核控制模本文档来自技高网...

【技术保护点】

【技术特征摘要】
1. 一种基于FPGA的软核容错星载计算机，其特征在于它由双冗余的基于FPGA的软核控制模块和仲裁管理模块组成；两个软核控制模块A、B功能完全相同，硬件设计独立；软核控制模块定期将心跳信号发送给仲裁管理模块，仲裁管理模块按照安全的故障诊断策略判断软核控制模块的工作状态，发出控制信号，对两个软核控制模块A、B进行故障处理或切换操作；其中，该软核控制模块是以32位LE0N3容错软核为控制核心，外扩接ロ电路构成；该仲裁管理模块由硬件看门狗及逻辑控制电路构成；为降低整机功耗，双冗余软核控制模块采用双机冷备份的工作方式设计，即只有当班软核控制模块上电工作，非当班软核控制模块作为备份不上电，若当班软核控制模块出现故障，仲裁管理模块根据检测到的故障类型和故障严重程度进行故障处理或切换备份机，自主实现安全的故障容错策略；此外，仲裁管理模块还接受地面上传的直接指令，实现整个星载计算机系统的强制性双机切換；该软核控制模块包括LE0N3软核处理器、AMBA总线单元、存储器接ロ单元、串ロ调试单元、中断控制单元、定时器单元、串ロ通讯单元和通用输入输出接ロ单元；AMBA总线单元连接LE0N3软核处理器与外设，包括AHB控制器、AHB高速总线、APB低速总线和AHB/APB转换...

【专利技术属性】
技术研发人员：王新升，王晓慧，孔令波，李博，周开兴，党帅，
申请(专利权)人：北京航空航天大学，
类型：发明
国别省市：