一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法技术方案

一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法，设计了一个具有自主执行IO访问指令能力的控制器，CPU可以直接访问IO控制器也可以通过一个高速存储器和IO控制器实现数据交互。处理器可将需要IO控制器执行的指令预存至高速存储器中，然后由IO控制器自动读取存储器指令并执行相应操作，操作完毕后等待处理器的下一步指令，本发明专利技术效果显著，规避了慢速IO对处理器运行速度的影响，充分发挥处理器性能；取消了产品内部单板之间的自定义三总线设计，有利于单板的标准化设计；避免应用软件频繁的IO访问操作，有利于软件编程实现。

【技术实现步骤摘要】

本专利技术涉及一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法，属于星载计算机内部处理器单元和IO单元之间的数据交换
，适用于各种星载高性能计算场合，特别是即需要大数据量采集又需要高性能运算的场合。
技术介绍
星载计算机内部普遍采用处理器通过数据地址控制三总线直接访问IO板的数据交换方式，如图1所示，自定义三总线方式下CPU访问外部IO时，CPU直接发出控制(读或写)信号以及相应的地址或数据信号。上述三种信号必须维持一定的信号幅度和时间(可理解为满足一定条件的波形)，IO才能正确响应CPU的读写操作。如果IO速度比较慢，CPU在读写访问时可插入一定的等待时间，使信号时序满足IO的要求。但CPU插入的等待时间有一个上限。目前星载计算机处理器的主频在以较快速度提高，IO访问受制于外设速度少有变化。处理器处理速度快，IO响应速度慢，处理器又不能无限制的插入等待时间，造成处理器难以直接访问IO。处理器或者降频运行，或者通过一次长时间的握手等待完成一次IO访问。如果继续沿用三总线的结构，CPU的性能不能得到充分发挥。
技术实现思路
本专利技术解决的技术问题为：克服现有技术不足，提供一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法，即提供一种设计简单、灵活通用的星载计算机处理器单元和IO之间的数据交换方法，解决现有的高速处理器难以直接访问慢速IO的问题，充分发挥处理器的性能。本专利技术的技术解决方案为：一种星载计算机内部处理器单元和IO单元之间的数据交换系统，其特征在于：包括CPU、总线控制单元、时序控制单元、SRAM、SpaceWire控制器、IO单元；SpaceWire控制器包括主机总线接口(HOCI)、SpaceWire接口和存储器访问接口(COMI)；CPU具有本地总线LOCALBUS；主机总线接口(HOCI)用于实现CPU和SpaceWire控制器的互联，Spacewire控制器通过HOCI接口挂接在CPU的本地总线LOCALBUS上，CPU通过HOCI接口可直接访问SpaceWire控制器；SpaceWire控制器通过SpaceWire接口连接IO单元，IO单元用于实现SpaceWire控制器和外设的桥接功能；SpaceWire控制器通过COMI接口访问本地缓存SRAM；CPU设置COMI需要数据读写的接收起始地址、接收结束地址、发送起始地址、发送结束地址；建立COMI需要数据读写的发送结束地址与接收起始地址、接收结束地址、发送起始地址之间的映射关系；CPU对COMI口上述功能的设置通过直接操作HOCI口实现；SRAM中设置多个数据存储单元，每个存储单元设置一个地址，当COMI要从SRAM中读取数据时，COMI根据设定的需要读取的数据存储单元的发送起始地址和发送结束地址从SRAM中自动顺序读取数据；当COMI要对SRAM中写入数据时，COMI根据设定的需要接收的数据存储单元的接收起始地址和接收结束地址向SRAM中自动顺序写入数据；CPU包括通用输入输出接口GPIO，在通用输入输出接口GPIO为高电平时，通用输入输出接口GPIO给时序控制单元高电平信号，时序控制单元在收到高电平信号后，进行电平转换得到低电平，给总线控制单元输出低电平信号，总线控制单元在接收到时序控制单元发送的低电平信号时，能够导通CPU与SRAM之间的总线通信，CPU能够访问SRAM，即向SRAM写入数据，并将数据存在COMI需要写入的数据存储单元的发送起始地址和发送结束地址之间的数据存储单元内，且禁止SpaceWire控制器访问SRAM；CPU写入的数据分为两种类型，通过数据前带有的指令区分为写指令和读指令，写指令将写指令后的数据发送至外部，读指令将数据从外部读回；在通用输入输出接口GPIO置为低电平时，通用输入输出接口GPIO给时序控制单元低电平信号，时序控制单元在收到低电平信号后，进行电平转换得到高电平，给总线控制单元输出高电平信号，总线控制单元在接收到时序控制单元发送的高电平信号时，能够断开CPU与SRAM之间的总线通信，同时允许SpaceWire控制器访问SRAM；然后将通用输入输出接口GPIO为低电平，设置COMI的发送结束地址，根据COMI需要数据读写的发送结束地址，SpaceWire控制器能够自动从SRAM中的发送起始地址的数据存储单元开始读取数据，到发送结束地址结束数据读取，并将读取的数据通过SapceWire接口发送给IO单元，完成数据发送；当输入输出接口GPIO为低电平时，SpaceWire控制器通过SpaceWire接口收到的数据存储到SRAM中从接收起始地址到接收结束地址对应的数据存储单元中，完成数据接收；当完成数据发送和数据输出后，SpaceWire控制器向时序控制单元输出一个负脉冲信号，时序控制单元在收到SpaceWire控制器发送的负脉冲信号后，向总线控制单元发送低电平信号，总线控制单元在接收到时序控制单元发送的低电平信号时，能够导通CPU与SRAM之间的总线通信，同时禁止SpaceWire控制器访问SRAM；CPU每隔固定时间查询SpaceWire控制器的状态，当SpaceWire控制器完成数据发送和数据接收，通用输入输出接口GPIO置为高电平，数据CPU从接收起始地址到接收结束地址对应的数据存储单元中顺序读取数据；IO单元将SpaceWire控制器通过SpaceWire链路发送的带有写指令的数据发送至外设；SpaceWire控制器向IO单元发送读指令，IO单元接收到读指令后，将外部数据读入，通过SpaceWire链路回送至SpaceWire控制器。IO接口接收SpaceWire控制器发送来的数据，将其转换为IO的本地总线(LOCALBUS)，进行对应的读写操作。IO接口将IO接收到带有写指令的数据发送到外部；IO接口接收到带有读指令，将外部数据读入，通过SpaceWire链路回送至SpaceWire控制器。本专利技术与现有技术相比的优点在于：(1)本专利技术规避慢速IO对处理器运行速度的影响，充分发挥处理器性能；(2)本专利技术取消了产品内部单板之间的自定义三总线设计，有利于单板的标准化设计；(3)本专利技术避免应用软件频繁的IO访问操作，有利于软件编程实现。附图说明图1为目前星载计算机内部普遍采用处理器通过数据地址控制三总线直接访问IO板的数据交换方式的系统图；图2为本专利技术的整体原理框图；图3为图2中虚线框部分的进一步说明；图4的本专利技术处理器和IO数据交互图，(a)为处理器写，(b)为SpaceWire发送，(c)为数据回送。具体实施方式本专利技术的基本思路为：一种星载计算机内部处理器单元和IO单元之间的数据交换系统及方法，设计了一个具有自主执行IO访问指令能力的控制器，CPU可以直接访问IO控制器也可以通过一个高速存储器和IO控制器实现数据交互。处理器可将需要IO控制器执行的指令预存至高速存储器中，然后由IO控制器自动读取存储器指令并执行相应操作，操作完毕后等待处理器的下一步指令，本专利技术效果显著，规避了慢速IO对处理器运行速度的影响，充分发挥处理器性能；取消了产品内部单板之间的自定义三总线设计，有利于单板的标准化设计；避免应用软件频繁的IO访问操作，有利于软件编程实现。下面结合附图和本文档来自技高网...

【技术保护点】
一种星载计算机内部处理器单元和IO单元之间的数据交换系统，其特征在于：包括CPU、总线控制单元、时序控制单元、SRAM、SpaceWire控制器、IO单元；SpaceWire控制器包括主机总线接口(HOCI)、SpaceWire接口和存储器访问接口(COMI)；CPU具有本地总线LOCAL BUS；主机总线接口HOCI用于实现CPU和SpaceWire控制器的互联，Spacewire控制器通过HOCI接口挂接在CPU的本地总线LOCAL BUS上，CPU通过HOCI接口能够直接访问SpaceWire控制器；SpaceWire控制器通过SpaceWire接口连接IO单元，IO单元用于实现SpaceWire控制器和外设的桥接功能；SpaceWire控制器通过COMI接口访问本地缓存SRAM；CPU设置COMI需要数据读写的接收起始地址、接收结束地址、发送起始地址、发送结束地址；建立COMI需要数据读写的发送结束地址与接收起始地址、接收结束地址、发送起始地址之间的映射关系；CPU对COMI的设置通过直接操作HOCI口实现；SRAM中设置多个数据存储单元，每个存储单元设置一个地址，当COMI要从SRAM中读取数据时，COMI根据设定的需要读取的数据存储单元的发送起始地址和发送结束地址从SRAM中自动顺序读取数据；当COMI要对SRAM中写入数据时，COMI根据设定的需要接收的数据存储单元的接收起始地址和接收结束地址向SRAM中自动顺序写入数据；CPU包括通用输入输出接口GPIO，在通用输入输出接口GPIO为高电平时，通用输入输出接口GPIO给时序控制单元高电平信号，时序控制单元在收到高电平信号后，进行电平转换得到低电平，给总线控制单元输出低电平信号，总线控制单元在接收到时序控制单元发送的低电平信号时，能够导通CPU与SRAM之间的总线通信，CPU能够访问SRAM，即向SRAM写入数据，并将数据存在COMI需要写入的数据存储单元的发送起始地址和发送结束地址之间的数据存储单元内，且禁止SpaceWire控制器访问SRAM；CPU写入的数据分为两种类型，通过数据前带有的指令区分为写指令和读指令，写指令将写指令后的数据发送至外部，读指令将数据从外部读回；在通用输入输出接口GPIO置为低电平时，通用输入输出接口GPIO给时序控制单元低电平信号，时序控制单元在收到低电平信号后，进行电平转换得到高电平，给总线控制单元输出高电平信号，总线控制单元在接收到时序控制单元发送的高电平信号时，能够断开CPU与SRAM之间的总线通信，同时允许SpaceWire控制器访问SRAM；然后将通用输入输出接口GPIO为低电平，设置COMI的发送结束地址，根据COMI需要数据读写的发送结束地址，SpaceWire控制器能够自动从SRAM中的发送起始地址的数据存储单元开始读取数据，到发送结束地址结束数据读取，并将读取的数据通过SpaceWire接口发送给IO单元，完成数据发送；当输入输出接口GPIO为低电平时，SpaceWire控制器通过SpaceWire接口收到的数据存储到SRAM中从接收起始地址到接收结束地址对应的数据存储单元中，完成数据接收；当完成数据发送和数据输出后，SpaceWire控制器向时序控制单元输出一个负脉冲信号，时序控制单元在收到SpaceWire控制器发送的负脉冲信号后，向总线控制单元发送低电平信号，总线控制单元在接收到时序控制单元发送的低电平信号时，能够导通CPU与SRAM之间的总线通信，同时禁止SpaceWire控制器访问SRAM；CPU每隔固定时间查询SpaceWire控制器的状态，当SpaceWire控制器完成数据发送和数据接收，通用输入输出接口GPIO置为高电平，CPU从接收起始地址到接收结束地址对应的数据存储单元中顺序读取数据；IO单元接收SpaceWire控制器通过SpaceWire链路发送来的数据，包括带有写指令的数据以及读指令；IO单元将SpaceWire控制器通过SpaceWire链路发送的带有写指令的数据发送至外设；SpaceWire控制器向IO单元发送读指令，IO单元接收到读指令后，将外部数据读入，通过SpaceWire链路回送至SpaceWire控制器。...

【技术特征摘要】
1.一种星载计算机内部处理器单元和IO单元之间的数据交换系统，其特征在于：包括CPU、总线控制单元、时序控制单元、SRAM、SpaceWire控制器、IO单元；SpaceWire控制器包括主机总线接口(HOCI)、SpaceWire接口和存储器访问接口(COMI)；CPU具有本地总线LOCALBUS；主机总线接口HOCI用于实现CPU和SpaceWire控制器的互联，Spacewire控制器通过HOCI接口挂接在CPU的本地总线LOCALBUS上，CPU通过HOCI接口能够直接访问SpaceWire控制器；SpaceWire控制器通过SpaceWire接口连接IO单元，IO单元用于实现SpaceWire控制器和外设的桥接功能；SpaceWire控制器通过COMI接口访问本地缓存SRAM；CPU设置COMI需要数据读写的接收起始地址、接收结束地址、发送起始地址、发送结束地址；建立COMI需要数据读写的发送结束地址与接收起始地址、接收结束地址、发送起始地址之间的映射关系；CPU对COMI的设置通过直接操作HOCI口实现；SRAM中设置多个数据存储单元，每个存储单元设置一个地址，当COMI要从SRAM中读取数据时，COMI根据设定的需要读取的数据存储单元的发送起始地址和发送结束地址从SRAM中自动顺序读取数据；当COMI要对SRAM中写入数据时，COMI根据设定的需要接收的数据存储单元的接收起始地址和接收结束地址向SRAM中自动顺序写入数据；CPU包括通用输入输出接口GPIO，在通用输入输出接口GPIO为高电平时，通用输入输出接口GPIO给时序控制单元高电平信号，时序控制单元在收到高电平信号后，进行电平转换得到低电平，给总线控制单元输出低电平信号，总线控制单元在接收到时序控制单元发送的低电平信号时，能够导通CPU与SRAM之间的总线通信，CPU能够访问SRAM，即向SRAM写入数据，并将数据存在COMI需要写入的数据存储单元的发送起始地址和发送结束地址之间的数据存储单元内，且禁止SpaceWire控制器访问SRAM；CPU写入的数据分为两种类型，通过数据前带有的指令区分为写指令和读指令，写指令将写指令后的数据发送至外部，读指令将数据从外部读回；在通用输入输出接口GPIO置为低电平时，通用输入输出接口GPIO给时序控制单元低电平信号，时序控制单元在收到低电平信号后，进行电平转换得到高电平，给总线控制单元输出高电平信号，总线控制单元在接收到时序控制单元发送的高电平信号时，能够断开CPU与SRAM之间的总线通信，同时允许SpaceWire控制器访问SRAM；然后将通用输入输出接口GPIO为低电平，设置COMI的发送结束地址，根据COMI需要数据读写的发送结束地址，SpaceWire控制器能够自动从SRAM中的发送起始地址的数据存储单元开始读取数据，到发送结束地址结束数据读取，并将读取的数据通过SpaceWire接口发送给IO单元，完成数据发送；当输入输出接口GPIO为低电平时，SpaceWire控制器通过SpaceWire接口收到的数据存储到SRAM中从接收起始地址到接收结束地址对应的数据存储单元中，完成数据接收；当完成数据发送和数据输出后，SpaceWire控制器向时序控制单元输出一个负脉冲信号，时序控制单元在收到SpaceWire控制器发送的负脉冲信号后，向总线控制单元发送低电平信号，总线控制单元在接收到时序控制单元发送的低电平信号时，能够导通CPU与SRAM之间的...

【专利技术属性】
技术研发人员：江耿丰，冯丹，文亮，刘波，徐建，李森，袁文彬，史少龙，张凯，董暘暘，
申请(专利权)人：北京控制工程研究所，
类型：发明
国别省市：北京;11