本发明专利技术提供一种半导体装置。电熔丝电路(3)具有在程序电源(6)与地线(7)之间串联连接地设置的熔丝元件(11)及晶体管(12)、和控制晶体管(12)的栅极电位的控制部(13、14)。程序防止电路(5)在程序电源(6)与地线(7)之间与电熔丝电路(3)并联地设置，并且当在程序电源(6)与地线(7)之间施加浪涌时按照流动浪涌电流的一部分的方式构成。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及具有电熔丝电路的半导体装置。
技术介绍
以往，在系统LSI等半导体装置中，作为用于解决存储器冗余等的程序器件而有效利用了电熔丝。在电熔丝的程序动作中，在熔丝元件中流过充分大的电流，通过使其中一部分断线，由此使熔丝元件从低电阻变化为高电阻。在专利文献1中公开了具有熔丝元件的电熔丝电路的构成和动作的一例。另外， 在专利文献2中公开了在系统LSI的电源接通/断开时、电源或地线的一部分断路吋、以及从断路状态恢复吋，未对熔丝元件错误地程序化的电熔丝电路。现有技术文献专利文献专利文献1 日本特开2006-114804号公报专利文献2 日本特开2008-153588号公报
技术实现思路
(专利技术要解决的课题)在近年来的数码产品中，ESD(Electrostatic discharge)对策极其重要。S卩、在将系统LSI组合为成套产品的エ序或芯片的检查エ序中，有可能因ESD导致在电源与地线之间施加浪涌，从而流动较大的过电流。并且，在具备电熔丝电路的半导体装置中，若从用于程序化熔丝元件的程序电源施加浪涌电流，则在熔丝元件中会流动较大的电流，故存在着会误程序化的问题。本专利技术的目的在干在具备电熔丝电路的半导体装置中，即便从程序电源施加了浪涌也可防止熔丝元件的误程序化。(用于解决课题的方法)本专利技术的ー个方式采用下述构成，作为半导体装置而具备电熔丝电路，其具有 在程序电源与地线之间串联连接地设置的熔丝元件及晶体管、和控制所述晶体管的栅极电位的控制部；和程序防止电路，其在所述程序电源与所述地线之间与所述电熔丝电路并联地设置，并且当在所述程序电源与所述地线之间施加了浪涌时按照流动浪涌电流的一部分的方式构成。根据该方式，在程序电源与地线之间与电熔丝电路并联地设置了程序防止电路， 该程序防止电路当在程序电源与地线之间施加了浪涌时按照流动浪涌电流的一部分的方式构成。因此，即便在从程序电源施加了浪涌的情况下，浪涌电流也被分散至电熔丝电路和程序防止电路，所以能够抑制在电熔丝电路的熔丝元件中流动的电流。因此，可以防止熔丝元件的误程序化。专利技术效果根据本专利技术，在具备电熔丝电路的半导体装置中，即便在从程序电源施加了浪涌的情况下，也能避免对熔丝元件错误地程序化的问题。附图说明图1是表示实施方式涉及的半导体装置的构成的俯视图。图2是图1中的电熔丝电路和程序电路的电路构成例。图3是图2的电路构成的变形例。图4是图2的电路构成的变形例。图5是图2的电路构成的变形例。图6是图2的电路构成的变形例。图7是表示实施方式涉及的半导体装置的其他构成的俯视图。图8是图7中的电熔丝电路和程序电路的电路构成例。图9是图2的电路构成的变形例。图10是表示实施方式涉及的半导体装置的其他构成的俯视图。图11是表示实施方式涉及的半导体装置的其他构成的俯视图。图12是表示实施方式涉及的半导体装置的其他构成的俯视图。图13是表示实施方式涉及的半导体装置的其他构成的俯视图。图14是表示实施方式涉及的半导体装置的其他构成的俯视图。图15是表示实施方式涉及的半导体装置的其他构成的俯视图。图16是表示实施方式涉及的半导体装置的其他构成的俯视图。图17是表示实施方式涉及的半导体装置的其他构成的俯视图。图18是表示实施方式涉及的半导体装置的其他构成的俯视图。图19是表示实施方式涉及的半导体装置的其他构成的俯视图。图20是表示实施方式涉及的半导体装置的其他构成的俯视图。图21是电熔丝电路和程序电路的其他电路构成例。图22是电熔丝电路和程序电路的其他电路构成例。图ぬ是电熔丝电路和程序电路的其他电路构成例。图M是电熔丝电路和程序电路的其他电路构成例。具体实施例方式以下，參照附图，说明本专利技术的实施方式。图1是表示作为实施方式涉及的半导体装置的系统LSI的构成的俯视图。在图1 所示的系统LSI中，具备多个IO単元(输入输出単元)的IO単元区域(输入输出単元区域)2配置在芯片的周围。此外，在IO単元区域2中，除了配置IO単元以外，还配置电源单元、虚拟单元等其他単元。在IO単元区域2内，设置有程序电源供给单元6 (电源电压VDD_ C)和地线单元7 (接地电压GND)。并且，在IO単元区域2的内侧的中央区域8，配置有存储器电路4等的逻辑电路。在本申请的说明书中，将被配置于芯片周边的IO単元区域所包围的区域称为半导体装置或系统LSI的“中央区域”。其中，该“中央区域”并不限定于芯片表面区域的中心部，是指从IO単元区域附近的区域到中心部的较宽范围的区域。并且，对应于各存储器电路4，设置有被用作用于解决存储器冗余的程序器件的电熔丝电路3 (FUSE)。电熔丝电路3具有在程序电源与地线之间设置的熔丝元件。而且，设置有当在程序电源与地线之间施加了浪涌时按照流动浪涌电流的一部分的方式构成的程序防止电路5。程序防止电路5在程序电源与地线之间与电熔丝电路3并联地设置。图2表示电熔丝电路3和程序防止电路5的电路构成的一例。在图2中，电熔丝电路3具备在程序电源6与地线7之间串联连接地设置的熔丝元件11及NMOS晶体管12 ； 输出与NMOS晶体管12的栅极连接的反相器电路13 ；和用于选择进行程序化的熔丝元件11 的控制电路14。通过控制电路14和反相器电路13构成了用于根据是否需要进行熔丝元件 11的程序动作来控制NMOS晶体管12的栅极电位的控制部。程序防止电路5具有多个电路単元5-1。各电路单元5-1具备在程序电源6与地线7之间串联连接地设置的作为第2熔丝元件的熔丝元件21及作为第2晶体管的NMOS 晶体管22 ；输出与NMOS晶体管22的栅极连接的反相器电路23 ；和由与控制电路14相同的结构构成的控制电路对。通过控制电路M及反相器电路23构成了用于控制NMOS晶体管22的栅极电位的第2控制部。在控制电路M中，为使反相器电路23的输出被固定为将 NMOS晶体管22设定成截止状态(非导通状态)的电位(例如接地电位)，其输入与地线连接。此外，如图3所示，也可将规定电位VCl提供给控制电路24，反相器电路23的输出固定为将NMOS晶体管22设定成截止状态的电位。另外，浪涌保护用的NMOS晶体管8设置在程序电源6与地线7之间。其中，反相器电路13、23和控制电路14、24由逻辑晶体管构成，并作为电源而供给程序电源。在图2的构成中，在对熔丝元件11进行程序化的情况下，控制电路14按照从反相器电路13输出将NMOS晶体管12设定成导通状态(ON状态)的电位的方式输出规定电位。 由此，NMOS晶体管12导通，电流从程序电源流向熔丝元件11，熔丝元件11的一部分断线。 之后，熔丝元件11的电阻值不可逆地变化。这样ー来，进行了熔丝元件11的程序动作。另一方面，在未对熔丝元件11进行程序化的情况下，控制电路14按照从反相器电路13输出将NMOS晶体管12保持在截止状态的电位的方式固定输出电位。由此，避免了对熔丝元件 11错误地进行程序化。另ー方面，在程序防止电路5中，控制电路M的输入被固定为将NMOS晶体管22 保持在截止状态的电位。因此，不会对熔丝元件21错误地进行程序化。在此，设在程序电源与地线之间施加了浪涌。这种情况下，浪涌保护用的NMOS晶体管8处于导通状态，而放电浪涌电流。其中，若追随浪涌施加，则在电熔丝电路本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：川崎利昭，县泰宏，白滨政则，甲上岁浩，荒井胜也，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。