本发明专利技术实施例提供了一种多核数字信号处理器片上系统及数据传输方法，系统包括：一个主处理器、多个从处理器和外部存储器，每个所述主处理和从处理器都包括处理器核、片上存储器和直接内存访问DMA控制器，所述主处理器通过I/O控制器对所述外部存储器进行控制和访问，各处理器之间通过一片上互联网络进行数据交换，所述片上互联网络由星形网络、环形网络以及串行网络构成。本发明专利技术实施例中的片上互联网络结合了星形网络、环形网络和串行网络，从而不但可以提供高带宽的流数据传输，而且还可以提供低延迟的短消息传递，另外，本发明专利技术实施例通过主处理器的软件控制简化了外部存储器的访问仲裁，并通过网络数据缓冲减少了多核处理器间的同步操作，降低了多核处理器软件程序设计的复杂度。
【技术实现步骤摘要】
本专利技术数字信号处理器领域，尤其是涉及一种多核数字处理器片上系统及数据传输方法。
技术介绍
随着数字信号处理算法的发展，数字信号处理器对运算性能的要求在不断提高， 传统的单核处理器已经很难满足复杂信号处理对性能的要求。目前通常采用的提高处理能力的方法是使用多核数字信号处理器进行并行运算。多核数字信号处理器使用多个同类或者异类的处理器核或者硬件加速单元相互协作，通过并行执行运算任务来缩短计算时间。主从结构的多核数字信号处理器由一个主处理器和多个从处理器构成。这种结构可以有效的区分控制任务和信号处理任务并由不同类型的处理器来执行，是高效的多核数字信号处理器结构。其中，主处理器运行主程序，主要执行程序流控制、任务调度、和资源管理与配置，主处理器分配数字信号处理任务子程序到从处理器执行。从处理器通常是由具有并行数据通道的单指令多数据(Single Instruction Multiple Data，SIMD)结构或者超长指令字(Very Long Instruction fford,VLIff)结构的处理器构成。从处理器主要执行数据计算。通过多个从处理器并行运行提高处理能力。多核数字信号处理器上各处理器间的数据通信可分为两类，基于长数据流的传输和短消息传递。长数据流的传输是指在一定时间段内，在两个处理器之间连续的传递较长的数据块，其要求高的传输带宽。短消息传递往往用于同步信息，数据量少，但是要求低延时。对于长数据流的传输，多核数字信号处理器通常使用直接内存访问(Direct Memory Access, DMA)控制器，通过软件控制传输数据块，由于在数字信号处理中，多数计算属于可预测算法，数据的搬移方式在程序运行前即可预知。使用DMA控制器和适当的软件调度，可以在处理器进行计算的同时，通过DMA控制器进行数据搬移，从而达到数据存储和运算的并行执行，提高了处理器的执行效率，缩短了运行时间。而对于短消息传递，通常采用高优先级来减小通信延迟。目前，多核数字信号处理器通过可以片上互联网络来提供处理单元间的通信通道以及对外部共享存储器的访问通道。已有的片上多核互联系统通常采用共享总线方式连接多个处理器，通过使用共享外部存储器结构来简化多核处理器上数据通信的硬件和软件设计。多个处理器通过总线连接并共享外部存储器，所有连接至总线的子系统，包括片上处理器及外部存储器，都被分配了独立的地址空间，单个处理器通过地址来区分和访问不同的处理器或存储器来实现数据通信和消息传递。由共享总线连接的多核处理器中每一个处理器都可发送数据通信请求到总线。处理器内可能包含DMA控制器，来独立于处理器核进行数据交换。处理器或者DMA控制器发送数据通信请求到总线后，总线仲裁器决定一段时间内总线归属，获得总线使用权的处理器可在这段时间内发送或读取数据。上述这种传统共享总线的多核互联网络使用同一硬件支持数据块和短消息两种数据传递。但是共享总线的方法使得特定时间内只能进行一个数据传输任务，多核处理器的性能受到了总线带宽的限制。另外，现有的改进的总线设计包括采用多层共享总线，在每个层上可独立进行数据传输。在多层总线上同时进行的数据传输提高了总线的总体传输带宽。但是由于单层或者多层的共享总线采用硬件仲裁器及全局地址空间分配，随着片上多核处理器中处理器的增加，地址空间变大，硬件仲裁器设计更加复杂，硬件设计开销增加。 另外，当使用同一总线同时支持数据流和短消息时，两种传输具有不同带宽和延时要求，因此为了保证高性能，总线设计会加入更复杂的协议支持如优先级和突发数据传输等事件。另外，基于上述传统共享总线的多核互联网络的诸多缺陷，现有技术中还出现了由网络节点构成的片上网络系统，其改进了片上系统的扩展性，分解了多核系统结构设计的复杂性，并提供了更高的通信带宽。处理器发送数据包到本地网络节点(这里的网络节点是指片上节点，有别于传统的网络节点)，之后数据包在网络节点间传递直到到达目标处理器。片上网络中的网络节点负责数据包的转发，可采用分组交换和电路交换两种方式。 分组交换中路由信息包含在数据包内，网络节点通过读取数据包得到路由信息来转发数据包。电路交换方式中路由信息被配置在网络节点内，网络节点决定数据包的转发方向。对于主从结构的多核数字信号处理器，为了降低并行计算中的通信瓶颈，针对嵌入式计算和流信号处理，目前急需有一种高效的片上网络设计，可提供高带宽的流数据传输和低延迟的短消息传递。另外，对于使用DMA控制器做数据交换的片上网络设计，该片上网络设计最好可以减小DMA调度的硬件和软件开销，如总线的硬件仲裁和DMA中断等，同时降低多处理器间数据传输任务和计算任务之间同步的开销，从而减小多核处理器软件程序设计的复杂性。
技术实现思路
本专利技术实施例提供一种多核数字处理器片上系统及数据传输方法，用于提供高带宽的流数据传输和低延迟的短消息传递，同时可以减小多核处理器软件程序设计的复杂度。一方面，本专利技术实施例提供一种多核数字处理器片上系统，包括一个主处理器、 多个从处理器和外部存储器，每个所述主处理和从处理器都包括处理器核、片上存储器和直接内存访问DMA控制器，所述主处理器通过I/O控制器对所述外部存储器进行控制和访问，各处理器之间通过一片上互联网络进行数据交换，所述片上互联网络由星形网络、环形网络以及串行网络构成。优选地，本专利技术实施例中星形网络采用星形拓扑结构连接所述主处理器和所述多个从处理器，所述主处理器作为所述星形网络的主节点，所述主处理器分别连接至所述星形网络中的各个叶节点，所述多个从处理器分别连接至对应的一个叶节点，所述星形网络提供从所述外部存储器到所述从处理器的片上存储器之间的点对点以及点对多点的数据传输通道。优选地，本专利技术实施例中叶节点包括一星形网络缓冲单元，用于缓存从所述主处理器或者所述从处理器发出的网络数据包。优选地，本专利技术实施例中环形网络采用环形拓扑结构连接所述多个从处理器，所述多个从处理器所对应的叶节点依次连接以构成一环形结构，所述环形网络提供一个从处理器至其它从处理器的点对点的数据传输通道以及点对多点的数据广播通道。优选地，本专利技术实施例中环形网络内的叶节点包括一电路交换单元，用于使用电路交换来与其它叶节点进行网络数据包传输；一环形网络接口单元，用于根据路由表决定是否立即传送网络数据包，以及当所述叶节点内不存在相应路由时，向所述处理器发送中断请求以请求所述主处理器进行路由配置；一控制寄存器单元，用于接受所述主处理器对所述叶节点进行的路由配置。优选地，本专利技术实施例中串行网络提供所述多个从处理器之间的短消息传递通道，每个所述从处理器都包括一串行发送单元及串行接收单元，其中串行发送单元分别连接至其它从处理器的串行接收单元以构成一串行结构。另一方面，本专利技术实施例还提供了一种多核数字处理器片上系统的数据传输方法，所述多核数字处理器片上系统包括一个主处理器、多个从处理器和外部存储器，每个所述主处理和从处理器都包括处理器核、片上存储器和直接内存访问DMA控制器，所述主处理器通过I/O控制器对所述外部存储器进行控制和访问，所述方法包括通过星形网络在所述主处理器的控制下完成所述多个从处理器和外部存储器之间的数据交换，以及完成所述主处理器与所属多个从处理器的数据广播；通过环形网本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：刘大可，王建，猷阿·索，安德里雅思·卡尔松，
申请(专利权)人：刘大可，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。