一种多通道异型雷达数据实时解析集中收发及其通信方法，涉及空中交通管制系统ATC中雷达数据处理技术领域。本发明专利技术基于PCI接口以DSP和FPGA为核心，通过PCI接口实现与PC机应用程序的数据通信；特别是8通道的同异步全双工数据收发的FPGA实现，DSP对各种类型雷达数据协议解析功能实现，以及PC机的驱动程序和应用程序实现。优化了空中交通管制系统对雷达信号的引接，满足对各种雷达信号的系统接入，便于扩容，可设定转发各种类型的雷达数据。
【技术实现步骤摘要】
本专利技术涉及空中交通管制系统ATC中雷达数据处理
，尤其是。
技术介绍
国内在过去的空中交通管制系统ATC中，对雷达数据的接收处理采用通常国外公司的多路串行接收卡和外部的同步雷达接收设备。这样的系统结构复杂，信号的误码率较高，并且由于外购设备受国情等因素限制，其引进设备功能不全而且效率低，不能满足现代化的空中交通管制系统需求。因此设计一种多通道异型雷达数据实时解析集中收发卡，满足对各种类型雷达数据例如HDLC、BSC、CDII、DDCMP特殊协议等信号的系统接入，使该卡便于扩容，可设定转发各种类型的雷达信号；解决ATC系统对现代化空中交通管制系统中输入雷达信道多、雷达种类多如何优化引接的问题。实际应用中，空管ATC大型系统的服务器可以同时插进本专利技术的多张接收卡运行，效果十分显著。文献检索中发现，与本专利技术主题最为接近的是中国专利申请号为201010128723. 1名为“具有硬件定时发送功能的RS422异步串行卡及其通信方法”的专利申请。该对比文献涉及的是一种RS422异步串行卡及其通信方法，它包括RS-422电平转换电路、FPGA、总线控制器和CPCI总线连接器，所述FPGA中固化有接收模块、发送模块、第一定时器和内部时钟；所述通信方法，它包括数据接收过程和定时数据发送过程。采用硬件缓存的方法，能够有效地解决因非实时行操作系统导致的丢帧问题。完成对雷达、雷达模拟器、数控转台等定时数据设置和定时状态监测。本专利技术的目的、技术方案与上述对比文献比较是有所不同的。
技术实现思路
本专利技术的目的是设计一种基于PCI接口，优化空中交通管制系统对雷达信号的引接，满足对各种雷达信号的系统接入，便于扩容，可设定转发各种类型的雷达数据。实现本专利技术目的之技术解决方案是这样的一种多通道异型雷达数据实时解析集中收发卡，包括基于PCI接口，尤其是由外部接口 SCSI、8通道RS-232接口、可编程逻辑器件FPGA、通用异步接收/发送装置UART、含PCI控制器的数字信号微处理器DSP、SDRAM内存、可读写串行EEPROM存储器、系统电源构成；所述外部接口 SCSI是采用100芯SCSI接口与外部8通道RS-232 DB25接口引脚连接；所述数字信号微处理器DSP通过控制总线、数据总线、地址总线与SDRAM内存、可编程逻辑器件FPGA、通用异步接收/发送装置UART连接， 通过1 总线与可读写串行EEPROM存储器连接；所述数字信号微处理器DSP的引脚AD31 ADO与PCI接口引脚B20 A58连接；所述可编程逻辑器件FPGA通过引脚107与数字信号微处理器DSP建立外部中断联系。上述多通道异型雷达数据实时解析集中收发卡，数字信号微处理器DSP采用的是 DSP TMS320C6205作为主芯片；可编程逻辑器件FPGA采用的是XILING )(C2S150E芯片；通用异步接收/发送装置UART采用两片TL16C554APN芯片；SDRAM内存采用MT48LC4M32B2芯片。上述多通道异型雷达数据实时解析集中收发卡的通信方法，其可编程逻辑器件 FPGA的逻辑功能控制主要包括以下几个功能模块1)8通道雷达数字信号输入、输出控制模块；2)8通道同步数据输入串并转换、同步数据输出并串转换模块；幻数据接收、发送16 字节深先入先出异步缓存模块FIF016 ；4) 8通道接口状态控制模块；5)同步、异步信号接收、发送控制模块；6)同步数据接收内、外时钟控制模块；7)同步数据发送时钟输出波特率控制模块；8)多中断源接收控制输出模块。上述多通道异型雷达数据实时解析集中收发卡的通信方法，其DSP程序主要功能包括PCI信息数据交换、获取所有中断标志信息、8通道收发两级数据缓存的读写管理、8通道控制参数设置、多类型雷达数据的收发协议解析，实现功能模块的步骤包括MainO函数模块功能的步骤是4. 1)系统环境初始化；4. 2) PCI设备信息的EEPROM编程(初次生产时用)；4. 3)FPGA加载；4. 4)变量初始化、中断初始化、启动Ims定时器；4. 5)获取PCI卡号； 4. 6)系统中断处理、启动Ims定时器、全局中断开；4. 7)循环处理相关事务；4. 8)对同步数据接收要分别将8通道底层接收原始缓存的数据按设定协议解析到另一高级数据缓存待 120ms PCI中断发给PC ；4. 9)对同步数据发送要分别将8通道从PCI 120ms中断获取的高级缓存数据按指定的协议转换到底层发数缓存待转发输出；若是异步数据收发不需进行转换；4. 10)调120ms事务处理模块。上述多通道异型雷达数据实时解析集中收发卡的通信方法，所述120ms事务处理模块即PCI_Timerl20ms ()函数功能实现步骤是5. 1) PCI_Timerl20ms开始；5. 2)判断120ms是否到，如果回答否，进入5. 9)结束返回；如果回答是，进入下一步骤；5. 3)清 120msPCI中断；5. 4)各通道使能检测，参数设置；5. 5)对DSP和PC驱动共同操作的二级发数乒乓缓存进行地址空间切换，清相应的控制寄存器；5. 6)进行地址空间切换之前，将接收的不完整包数据转移到一二级收数缓存，置相应的控制寄存器；5. 7)判断PC驱动允许、 PCI中断否，如果回答是，进入下一步，如果回答否，进入结束返回；5.8)120ms PCI中断； 5.9)结束返回。上述多通道异型雷达数据实时解析集中收发卡的通信方法，所述外部多中断源信息处理即ExthtlsrO中断处理函数功能模块实现步骤如下6. 1)读取中断源信息，包括异步收发中断，同步收发中断；6. 2)异步数据接收启动，直接从外部多串行接口芯片FIFO 读数写入到DSP第一级数据缓；6. 3)异步数据发数启动，接从DSP第一级数据缓读数写入到外部多串行接口芯片FIFO ;6. 4)同步数据接收启动，从FPGA FIFO读数写入到DSP第一级数据缓存；6. 5)同步数据发数启动，从DSP第一级数据缓存读数写入到FPGA FIFO ；6. 6) 判断中断事务处理完毕，如果是，结束返回，如果否，返回6. 1)继续执行。上述多通道异型雷达数据实时解析集中收发卡的通信方法，须完成FPGA文件加载传输协议和PCI设备信息EEPROM编程步骤的实现。本专利技术基于PCI接口以 DSP和FPGA为核心，通过PCI接口实现与PC机应用程序的数据通信。特别是8通道的同异步全双工数据收发的FPGA实现，DSP对各种类型雷达数据协议解析功能实现，以及PC机的驱动程序和应用程序实现，从而达到本专利技术之目的。本专利技术接口技术性能如下输入部分(1)输入信号外部8路同步/异步数据；(2)物理层符合EIA RS-232C/D标准，同步、异步通信方式，全信号；(3)传输速率^ 115. 2Kbps。输出部分(1)输出信号外部8路同步/异步数据每1路分4路输出；(2)物理层符合EIA RS-232C/D标准，同步、异步通信方式，全信号；(3)传输速率^ 115. 2Kbps。PCI部分(l)32Bit/33MHz PCI ；(2)PCI Specification 2. 2 ；(3)Power Management Interface 1. 1 ；本专利技术本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：范昌平，张行，
申请(专利权)人：四川川大智胜软件股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。