一种图案化基底的方法，包括：提供抗蚀剂特征阵列，抗蚀剂特征阵列由相邻抗蚀剂特征之间的第一间距及第一间隙宽度界定。将粒子引入至抗蚀剂特征阵列中，其中抗蚀剂特征阵列变得硬化。引入粒子可引起抗蚀剂特征的关键尺寸减小。在硬化的抗蚀剂特征的侧部部分上提供侧壁。在形成侧壁之后，移除硬化的抗蚀剂特征，从而留下配置于基底上的分离的侧壁阵列。所述侧壁阵列提供遮罩，以对配置于侧壁下方的基底层中的特征进行双图案化，其中形成于基底中的特征阵列具有第二间距，第二间距等于第一间距的一半。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的实施例是有关于元件制造的领域。更特定言之，本专利技术是有关于将基底 (substrate)图案化以供制造元件用的方法、系统及结构。
技术介绍
在形成电子元件时，广泛地使用图案化制程。如此项技艺中所已知，存在各种类型的图案化制程。所述制程的一实例为微影图案化制程，藉由所述微影图案化制程，具有所要解析度的图案以光学方式自光罩(optical mask)转移至沉积于基底上的光阻层 (photoresist layer)，且最终转移至所述基底。在一实例中，已对基底使用图案化以形成场效晶体管(field effect transistor)的栅极(gate)。随着电子元件持续小型化，愈发需要能够达成更精细解析度的图案化制程。然而， 在形成具有所要解析度且与图案化制程中所用辐射的特性(例如，波长)相容的遮罩时存在限制，所述限制已导致难于达成具有所要解析度的图案。为克服该等困难，已提出若干技术。该等技术其中之一提出使用电子束来将图案直接写入至光阻上，而不使用遮罩。尽管所述技术能够形成具有精细解析度的图案，但所述制程非常耗时且成本高。其他技术提出使用软X射线(soft X-ray)或极短紫外辐射(extreme UV radiation)(这两个辐射实例皆具有比当前使用的UV波长短的波长)，以便形成具有所要图案解析度的遮罩和/或将图案自遮罩转移至光阻层。然而，软χ射线或极短紫外辐射难以使用反射镜(mirror)和/或光学透镜(optical lens)来操纵。此外，使用软χ射线或极短紫外辐射来将基底图案化可能会具有不理想的光学效应(例如，自干扰)，且可能会影响光阻层的图案的界定，因而不利地影响经图案化基底的解析度。被提出用来满足改良图案化制程的需要的其他技术包括自对准双图案化微影 (self-aligned double patterning lithographic, SADPL)制程。参看图 la 至图 lk，显示对基底101执行的用于形成晶体管的栅极的现有SADPL制程。图Ia至图Ik中的每一者皆为基底的示意性剖面，所述基底具有被设计用于自对准双图案化的已知图案化层堆叠。如图Ia中所说明，基底101可包括硅晶圆(silicon wafer) 102、氧化层(oxide layer) 104以及多晶硅或金属层106。可在基底108上沉积一层硬质遮罩膜108。在硬质遮罩膜101的顶上，可沉积第一非晶形碳层(amorphous carbon layer，ACL)膜110。此后，可沉积第一氮氧化硅· *Si0N· 膜112。可在第一 SiON膜112上沉积第二 ACL膜114。在第二 ACL膜114 上，可沉积第二 SiON膜116。此后，可沉积一层光阻膜118。在沉积光阻膜118之后，可执行主要微影制程以将光阻膜118图案化。如图Ia中所说明，主要微影制程可产生经图案化的光阻结构，所述经图案化的光阻结构包括彼此隔开具有第一宽度120a的间隙的岛区 (island)的阵列。岛区118描绘经图案化抗蚀剂特征(resist feature)的理想化剖面，其在平面图中可具有狭长“线”、矩形、正方形形状或其他形状。此外，岛区118通常配置成阵列，所述阵列具有许多与图Ia中描绘的岛区类似地配置的此种岛区。参看图lb，可经由蚀刻削减制程(etch trim process)来削减经图案化光阻岛区。 结果，可将间隙的宽度放大至第二宽度120b，且可将经图案化光阻岛区的特征大小调整至所要特征大小。参看图lc，可接着蚀刻第二 SiON膜116，以便将经图案化光阻岛区118的图案转移至第二 SiON膜116。此后，可如图Ic中所说明，自第二 SiON膜116移除经图案化光阻岛区118。在自第二 SiON膜116移除经图案化光阻岛区118之后，可蚀刻第二 ACL膜114，且可将第二 SiON膜116的图案转移至第二 ACL膜114(图Ie)。参看图If，可移除第二 SiON膜 116。在自经图案化第二 ACL膜114移除第二 SiON膜116之后，可将一层间隙壁膜(spacer film) 122沉积至经图案化第二 ACL膜114及第一 SiON膜112上(图Ig)。可对该层间隙壁膜122执行毯覆回蚀制程(blanket etchback process)，从而使间隙壁122沿着经图案化第二 ACL膜114的侧壁而配置(图Ih)。可接着移除经图案化第二 ACL膜114(图Ii)，且可蚀刻第一 SiON膜112及第一 ACL膜110(图Ij)，以形成彼此隔开具有第三宽度120c的间隙的柱体(column)。此后，可蚀刻基底101的硬质遮罩层108及多晶或金属栅极层106，以便转移图Ij中所示的柱体的图案。随后自多晶或金属栅极层106移除硬质遮罩层108，且可形成具有多晶或金属栅极层106的经图案化基底101，所述多晶或金属栅极层106具有所要特征大小，如图Ik中所描fe ο尽管现有SADPL方法能满足需要，但其具有若干缺点。举例而言，于现有SADPL制程中用以削减经图案化光阻118的蚀刻削减制程可能不精确，且可能难以控制。此外，现有 SADPL制程需要多个沉积步骤来沉积多层ACL及SiON膜，且需要多个蚀刻步骤来蚀刻所述膜。因此，所述技术成本高且效率低。此种低效的制程可能会给元件的制造商，且最终给消费者带来过大的经济负担。因此，需要用于将基底图案化的新技术。
技术实现思路
本专利技术的实施例是针对用于将基底图案化的方法及结构。在例示性实施例中， 图案化基底的方法包括提供由第一间距及第一间隙宽度界定的抗蚀剂特征阵列。将粒子引入至所述抗蚀剂特征阵列中，其中所述抗蚀剂特征阵列变得硬化。所述粒子可以是高能带电物种或中性物种，且可以是原子或分子或次原子物种。于硬化的抗蚀剂特征的侧部部分上提供侧壁，且随后移除硬化的抗蚀剂特征，从而留下配置于基底上的分离的· ^isolated* 侧壁阵列。使用侧壁阵列来形成基底中的特征阵列，使得基底阵列具有为抗蚀剂特征阵列的间距的一半的间距。在本专利技术的一些实施例中，抗蚀剂特征的关键尺寸亦可藉由控制诸如粒子剂量、粒子能量、基底倾斜及基底扭转的参数而加以调整。附图说明图Ia为基底的示意性剖面，所述基底具有被设计用于自对准双图案化的已知图案化层堆叠。图Ib为图Ia的基底在抗蚀剂削减之后的示意性剖面。图Ic为图Ib的基底在将顶部SiON层图案化之后的示意性剖面。图Id为图Ic的基底在移除光阻之后的示意性剖面。图Ie为图Id的基底在将顶部ACL层图案化之后的示意性剖面。图If为图Ie的基底在移除顶部SiON层之后的示意性剖面。图Ig为图If的基底在沉积侧壁形成层之后的示意性剖面。图Ih为图Ig的基底在形成侧壁之后的示意性剖面。图Ii为图Ih的基底在移除顶部ACL经图案化部分之后的示意性剖面。图Ij为图Ih的基底在将配置于侧壁下方的第二 SiON层及ACL层图案化之后的示意性剖面。图Ik为图Ij的基底在将硬质遮罩层及下部基底层图案化且移除经图案化的第二 SiON层、第二 ACL层及硬质遮罩层之后的示意性剖面。图加为根据本专利技术的实施例的基底的示意性剖面，所述基底具有图案化层的堆叠，所述图案化层包括顶部经图案化光阻层。图本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：派崔克·M·马汀，史蒂芬·D·卡尔森，丹尼尔·吴，朴正旭，
申请(专利权)人：瓦里安半导体设备公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。