级联的高压结型场效应晶体管制造技术

一种级联的结型场晶体管(JFET)器件，包括一个级联到二级低压JFET的一级高压JFET，其中一级和二级JFET的其中之一连接到另一个JFET级的漏极电极上。

【技术实现步骤摘要】

本专利技术主要涉及一种半导体功率器件。更确切的说，本专利技术涉及制备含有一个高压和一个低压JFET的级联的结型场效应晶体管(JFET)器件的结构和方法，以便在微小的夹断电压(Vp)变化下，获得很宽的工作电压性能，尤其适用于电压较低的器件。
技术介绍
用于制备传统的高压结型场效应晶体管(JFET)器件的工艺，受到由作为通道区的外延层的厚度变化而产生的高敏感性变化的局限。如图IA和IB所示，传统的JFET器件可以作为一个高压JFET器件或低压器件。在图IA所示的传统的高压JFET中，通道区，例如N-通道区，横向形成在源极和漏极区之间的P-型栅极区下方。N-通道区在N-区和/或N-型外延层(N-外延层可以生长在P-型衬底上)中。N-通道区是由位于P-栅极区和P-型衬底之间的那部分N-区和N-外延层构成的。N-通道的有效厚度t，随着外延层厚度的变化而变化。因此，JFET器件的夹断电压Vp也随外延层厚度的变化而变化，外延层的厚度变化很大，是由于制备过程中的变化、 N-区和外延层的有效掺杂、P-栅极区的有效深度以及外延生长时在N-外延层/P-型衬底交界面处的自动掺杂而引起的。由于N-外延层的厚度变化使通道的厚度变化，因此根据每个晶圆和每个块的制备过程的不同，夹断电压Vp的变化，在整个晶圆、从晶圆到晶圆以及从块到块就变得相当显著。这种Vp的变化可能大到不可接受，尤其是当植入深亚微米技术时。用深亚微米技术制备的器件通常对于最大的和标准的工作电压之间具有严格的要求，也就是说，在最大的工作电压和标准的工作电压之间不能有太大的差距。例如，一个2um的器件可能具有5V 的标准工作电压以及IOV的最大电压，而一个0. 5um的器件可能具有5V的标准工作电压， 但仅有6V的最大电压。同时，JFET器件的夹断电压Vp必须小于最大电压的绝对值。但是， 如果夹断电压Vp的变化很大，那么目标夹断电压Vp也必须相应地减小，以保证不会超过最大的可允许电压，使JFET器件易损。Vp很低的JFET通常具有很大的通道电阻，并且对于其指定的尺寸，不能处理许多电流。为了克服由于Vp较低(例如由外延层的厚度变化引起的)所带来的电流处理限制，JFET器件必须植入较大的尺寸，以提供较大的通道面积以及较好的电流处理性能。因此，这种JFET器件的尺寸和制造成本很高。另一方面，就像图IB所示的传统的低压JFET那样，可以制备带有浅N-通道植入和浅顶部栅极植入的N-通道JFET，以便准确地控制Vp的变化。然而，带有浅通道和栅极区植入的JFET具有很低的工作电压。因此，带有这种结构的器件仅能在很低的工作电压下运行。对于高压应用而言，由于外延层的厚度变化以及这些厚度变化引起的夹断电压(Vp)变化的敏感性，通过传统工艺和结构制备的JFET器件仍面临许多局限和困难。在美国专利申请号2007/00U958中，Hower等人提出了一种结型场效应晶体管 (JFET)，它的制备是由一个势阱区作为通道区，其平均掺杂物浓度远小于其余部分的势阱区的平均掺杂浓度。通道区比剩余部分的势阱区的平均掺杂浓度低，降低了 JFET的夹断电压。该专利技术虽然可以降低夹断电压，但却不能解决以下难题，为了克服夹断电压的不确定性所带来的限制，必须用较大的尺寸来实现JFET器件的高压应用。基于上述原因，在功率半导体器件设计和制备领域，有必要研发一种用于制备 JFET功率器件的新型结构和制备方法，从而解决上述局限和难题。
技术实现思路
因此，本专利技术的一个方面在于，提出了一种新型改良的级联结型场效应晶体管 (JFET)的器件结构以及制备方法，这种级联的结型场效应晶体管(JFET)包括一级和二级 JFET，以通过微小的夹断电压变化获得较低的夹断电压，从而解决上述传统JFET器件的局限和难题。确切地说，本专利技术的一个方面在于，提出了一种新型改良的级联JFET器件的器件结构以及制备方法，这种级联JFET器件包括一个低压JFET，其源极区连接到顶部栅极下面的浅埋通道区。然后，在低压(LV)JFET的漏极上形成一个高压(HV) JFET器件(具有很高的击穿电压)，从而将低压输送到LV JFET。本专利技术所述的级联JFET的优势在于，既有HV JFET器件高夹断电压的工作特性，也有LV JFET微小VP(夹断电压)变化的工作特性。因此，传统普通的JFET器件或者具有很高的Vp和很大的Vp变化，或者具有很低的Vp和微小的Vp变化，与它们相比，二级级联的JFET器件通过将HV JFET和LV JFET的优势相结合， 提高了器件性能。简言之，在一个较佳实施例中，本专利技术提出了一种级联的结型场晶体管(JFET)器件。这种级联的JFET器件是由一个一级JFET级联到一个二级JFET上构成，其中一级和二级JFET中的一个连接到另一个JFET级的漏极电极上。阅读以下详细说明并参照附图之后，本专利技术的这些和其他的特点和优势，对于本领域的技术人员而言，无疑将显而易见。附图说明图IA和图IB分别表示传统的高压和低压JFET器件的结构剖面图。图2A和图2B分别表示本专利技术所述的级联JFET器件的剖面图和等效电路图。图2C表示类似于图2A的本专利技术另一个可选实施例的剖面图。图2D表示类似于图2A的本专利技术另一个可选实施例的剖面图。图2E表示类似于图2D的本专利技术另一个可选实施例的剖面图。图3A和;3B分别表示带有条纹或开放式晶胞布局的级联JFET器件的俯视图和等效电路图。图4A、4B和4C分别表示带有圆形或封闭式晶胞布局的级联JFET器件的俯视图和等效电路图。图5A至5F为一系列表示图2A所示的级联JFET器件的制备方法的剖面图。 具体实施例方式以下结合附图，通过详细说明较佳的具体实施例，对本专利技术做进一步阐述。图2A表示本专利技术所述的级联高压结型场效应晶体管(JFET)器件的剖面图。所形成的级联HV JFET器件，在左侧带有低压JFET 101级联到右侧的高压JFET 102上。低压 JFET 101形成在P掩埋层(PBL) 110上方的高压P-势阱(HVPff) 120中，P掩埋层(PBL) 110 位于(P-型)半导体衬底105上，并且在N-势阱140的顶面附近具有一个N+源极区170， 包围在HVPW 120中。高压势阱是一个具有低掺杂和深结深度的区域，可以承受高电压。低压JFET 101还包括一个浅N-通道160，沉积在P+顶部栅极区190下方。浅N-通道160在轻掺杂的HVPW 120中，具有轻剂量以及的半高能量植入，顶部栅极190具有浅P+植入。作为示例，P+顶部栅极190的厚度仅为0. 1 0. 3微米。N通道的厚度为几微米至几十微米。 因此，N通道植入的厚度小于或等于1微米。顶部栅极190以及浅N-通道160从N-势阱 140开始，横向延伸至高压JFET 102。HVPff 120作为低压JFET 101底部栅极，与顶部栅极 190—起夹断低压JFET 101。HVPff 120可以通过PBL 110，连接到顶部P衬底105上。第一场氧化物(FOX)部分130-1将P+顶部栅极和源极区170分离开来。高压JFET 102作为一个深结JFET，在N-外延层115上方具有高压N-势阱 (HVNW) 125，N-外延层115位于P衬底105上。HVNW 本文档来自技高网...

【技术保护点】

【技术特征摘要】
2010.12.02 US 12/928,1071.一种级联的结型场晶体管器件，其特征在于，包括一级JFET，其级联到二级JFET ；所述一级JFET为高压JFET，所述二级JFET为低压JFET。2.根据权利要求1所述的级联JFET器件，其特征在于，其中配置所述高压JFET的夹断电压高于所述低压JFET的夹断电压，并且所述高压JFET的夹断电压的变化更大；所述的高压JFET将减小后的电压输送至低压JFET，因此所述的级联JFET器件的夹断电压，由夹断电压较低以及夹断电压变化较小的所述的低压JFET所决定。3.根据权利要求2所述的级联JFET器件，其特征在于，所述低压JFET还包括一个第一导电类型的低压JFET浅通道植入区，位于具有第二导电类型的低压JFET浅顶部栅极区下方。4.根据权利要求3所述的级联JFET器件，其特征在于，所述低压JFET浅通道植入区的深度小于1微米。5.根据权利要求3所述的级联JFET器件，其特征在于，所述高压JFET还包括一个第一导电类型的高压通道区，形成在第二导电类型的底部栅极上方，其中高压通道区包括具有第一导电类型的外延层的一部分。6.根据权利要求5所述的级联JFET器件，其特征在于，所述高压JFET还包括一个第二导电类型的高压顶部栅极区，形成在高压通道区上方。7.根据权利要求3所述的级联JFET器件，其特征在于，所述低压JFET浅通道植入区形成在低压JFET底部栅极区上方。8.根据权利要求7所述的级联JFET器件，其特征在于，所述低压JFET底部栅极区是由具有浅掺杂和深结深度的第二导电类型的半导体区构成的。9.根据权利要求8所述的级联JFET器件，其特征在于，所述具有浅掺杂和深结深度的第二导电类型的半导体区位于第二导电类型的掩埋层以及第二导电类型的底部衬底上方， 并与它们相连接。10.根据权利要求9所述的级联JFET器件，其特征在于，所述具有浅掺杂和深结深度的第二导电类型的半导体区、掩埋层、以及底部衬底，构成低压JFET的底部栅极。11.根据权利要求10所述的级联JFET器件，其特征在于，所述低压JFET通道区连接到...

【专利技术属性】
技术研发人员：秀明土子，
申请(专利权)人：万国半导体股份有限公司，
类型：发明
国别省市：