【技术实现步骤摘要】
本专利技术用于在不提高信号频率和增加操作时间的前提下,提高基于异步计数器的频率探测器或频率比较器的频率比较精度。属于电路设计领域的技术方案。
技术介绍
频率探测器(Frequency Detector)或频率比较器(Frequency Comparator)是宽范围锁频环(Frequency-locked loop)和锁相环(Phase-locked loop)电路的重要组成部分,其作用是提取本地振荡器输出时钟信号频率和参考时钟信号频率之间的大小差别。如附图说明图1所示,基于异步计数器11 (Asynchronous Counter)的结构是频率探测器或频率比较器通常采用的数字化的结构之一,其有结构简单,数字化输入输出,抗干扰能力强,输入信号不必为周期信号等优点,但其弱点在于频率比较精度会受到计数信号频率和计数时间的限制。其原理如图2所示,标定信号波形21用来指定异步计数器的计数时间段,假设波形21第一个上升沿标定计数开始,第二个上升沿标定计数结束,在这个期间内计数器对计数信号13进行计数。如图3(A)所示,横坐标表示计数信号频率,纵坐标表示可能得到的计数值,如 ...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员:尤扬,
申请(专利权)人:北京中电华大电子设计有限责任公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。