本发明专利技术提供一种数字信号处理(“DSP”)电路块，这些电路块能够更易于一起工作，从而如果期望的话，执行更大的(例如更复杂和/或算术精度更高的)DSP运算。这些DSP块也可以包括这样的冗余电路，其有助于将多个这种该块结合在一起，尽管不能使用有些块(例如由于电路缺陷)。可以在DSP块中的不同点包括脉动寄存器，从而有助于使用这些块实现脉动形式的、有限冲击响应(“FIR”)数字滤波器。
【技术实现步骤摘要】
【国外来华专利技术】在电路的模块之间具有可选使用、专用连接的模块化数字信号处理电路
技术介绍
本专利技术涉及数字信号处理(“DSP”)电路，并且更特别涉及这样的DSP电路模块阵列或DSP电路块阵列，其可以可选地一起工作，从而执行更复杂和/或数学或算术精度更高的DSP操作，并且当需要一起工作时，其可以接纳电路缺陷可能使DSP块不可用的可能性。多种情况可能要求将集成电路制造为具有DSP电路块或模块的多个实例 (instances)。这种集成电路的一个例子是可编程逻辑器件(“PLD”)或现场可编程门阵列 (“FPGA”)。这种器件可以具有多行多种类型的电路，例如相对通用可编程逻辑电路。其每行还可以包括DSP电路块(即至少某种程度上硬接线从而执行特定DSP功能或一组特定 DSP功能的电路)。在该情况下，可以期望设计DSP块的大小，使得它们配合在该行中的其他电路的(行)边界之内。这可能意味着DSP块自身太小，以至于不能执行可能期望集成电路执行的某些DSP功能。在该情况下，将期望以各种方式帮助将多个DSP块可选地“缝合在一起”，使得可以在两个或更多DSP块中有效执行更大的DSP功能。然而，可能面临这样的负面问题，如果与需要被缝合在一起的DSP块关联的电路的任何部分不可用(例如由于集成电路中的制造缺陷)，那么这会使将那些DSP块缝合在一起更难或者不可能。这会极大地增加部分有缺陷的集成电路根本不能使用的概率。
技术实现思路
依照本专利技术的某些可能方面，提供一种DSP电路块，其更易于一起工作，从而如果期望的话，执行更大(例如更复杂和/或算术精度更高)的DSP运算。例如，这种DSP块可以包括路由电路(routing circuitry)，其用于可选地或选择性地将信号路由至每个块的任一侧上的其他DSP块。依照本专利技术的其他可能方面，DSP块间路由电路可以包括冗余能力，其使输出信号 (outbound signal)能够去往每个DSP块的侧面上的两个其他DSP块中的任一个，并且使输入信号(inbound signal)能够来自每个DSP块的侧面上的两个DSP块中的任一个。如果一些期望与其他DSP块结合的DSP块不能使用(例如由于电路缺陷)，则该冗余能力通过有效地跳过缺陷DSP块而允许DSP块结合在一起。仍依照本专利技术的其他可能特征，DSP电路块可以包括两个乘法器电路(“乘法器”)。 这些乘法器可以独立工作或以各种方式至少部分互相独立工作。替换地，这些乘法器可以各种方式一起工作。这些乘法器中的一个可以具有一些可选使用的延伸能力，其能够有助于一起使用两个乘法器，从而执行一个明显大于任何一个乘法器可单独执行的基本乘法的乘法。仍依照本专利技术的其他可能特征，DSP块可以在电路的不同点包括脉动寄存器 (systolic register)，从而帮助DSP块执行脉动形式、有限冲击响应(“FIR”)、数字滤波器的功能。根据附图和以下详细说明，本专利技术的进一步特征，其性质和各种优点将变得更明显。附图说明图1是依照本专利技术代表性电路的例示性实施例的简化示意方框图。图2是依照本专利技术可以在图1所示类型电路中使用的电路的例示性实施例的简化示意方框图。图3是依照本专利技术的图1所示类型电路的代表性部分的例示性实施例的更详细但仍经简化的示意方框图。图4示出图3所示的电路顺时针旋转90°，从而有助于该电路的某些方面的讨论。图5是图示说明依照本专利技术的执行特定DSP操作的某些方面的简化图。图6是示出用于执行依照本专利技术的图5操作的DSP电路的例示性实施例的简化示意方框图。图7是图示说明依照本专利技术的执行另一 DSP操作的某些方面的简化图。图8是示出用于执行依照本专利技术的图7操作的DSP电路的例示性实施例的简化示意方框图。图9是图示说明依照本专利技术的执行又一 DSP操作的某些方面的简化图。图10是示出用于执行依照本专利技术的图9操作的DSP电路的例示性实施例的简化示意方框图。图11是示出依照本公开的某些其他可能方面的DSP块电路另一例示性实施例的简化示意方框图。图12是依照本公开的某些可能方面的类似图11所示的电路的代表性部分的例示性实施例的简化示意方框图。图13示出依照本公开的某些可能方面的类似图11所示的电路的另一代表性部分的例示性实施例的简化示意方框图。图14是依照本公开的某些可能方面的类似图11所示的电路的又一部分的例示性实施例的简化示意方框图。图15是依照本公开的某些可能方面的类似图14所示的电路的例示性实施例的更详细但仍简化的示意方框图。图16是示出依照本公开的某些可能方面的类似图11所示的电路的又一代表性部分的例示性实施例的简化示意方框图。图17示出依照本公开的某些可能方面的类似图11所示的电路的其他部分的例示性实施例的简化示意方框图。图17示出执行类似图18所示的DSP操作的电路配置。图18是图示说明依照本公开的某些可能方面的执行DSP操作的某些方面的简图。图19示出依照本公开的某些其他可能方面的图17所示电路的各部分的另一例示性配置。图19示出执行类似图20所示的DSP操作的电路配置。图20是示出依照本公开的某些可能方面的执行另一DSP操作的某些方面的简图。图21示出依照本公开的某些可能方面的类似图11所示电路的其他部分的例示性实施例的简化示意性方框图。图22是图示说明依照本公开的某些可能方面的又一DSP操作的某些方面的简图。图23示出依照本公开某些可能方面的集成电路上类似图11所示的电路的两个实例的例示性实施例的简化方框图。图M类似于图23，但其为依照本公开的集成电路上图11类型电路的三个实例。图25示出用于已知类型的数字滤波器功能的已知公式。图沈示出用于实现行图25所示滤波器功能的已知电路。图27示出用于实现图25所示滤波器功能的替换“脉动(systolic)，，电路。图28基本为重绘图27，从而更好地关联本文的其他图。图四示出依照本公开的其他可能方面可以实现图28所示的功能的另一方式。图30示出依照本公开的某些可能方面类似图21所示的电路的两个相邻实例(在集成电路上)。图31示出依照本公开的某些可能方面的可以在图30所示电路中执行的DSP操作的例子。图32示出依照本公开的某些可能方面的类似图11所示电路的多个相邻实例(在集成电路上)。图33示出依照本公开的某些可能方面的例示性电路的代表性部分的简化示意性方框图。具体实施例方式图1示出依照本专利技术的集成电路(“IC”或“器件”)10的例示性实施例的代表性部分。图1所示的电路包括电路的若干代表性行R4-R9的代表性部分。这些行中的任一行通常称为行RN。每一行RN包括数字信号处理或DSP电路块100。每一行RN在该行中DSP块左侧或右侧还包括其他电路20的区域。其他电路20可以包括诸如逻辑电路和互连导体的部件，所述互连导体用于将信号传送至该行DSP块以及从该行DSP块传送信号，并且也用于向该行的逻辑电路和其他电路传送信号、从其传送信号以及在其之间传送信号，并且也在行之间传送信号。某些或所有该电路的各个方面可以是可编程，例如使通用器件10能够用于任何若干不同用途。例如，虽然DSP块100的电路通常在某种程度上硬接线从而执行某些 DSP功能，但是该电路也可以在某种程度上可编程，使得器件的不同用户可以改变所执行的 DSP操作的某些方面，从而满足每个用本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：K·施特赖歇尔，M·兰哈默，林以雯，WB·梁，D·刘易斯，V·莫尔，H·Y·吕，S·S·德米尔索伊，H·尹，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。