一种超声射频数字信号采集卡制造技术

本实用新型专利技术涉及超声医学成像技术领域，尤其涉及一种超声医学成像系统中用于对超声射频数字信号进行采集与传输的超声射频数字信号采集卡，其包括有CPLD单元、FIFO外部缓存单元、PCI桥接芯片，CPLD单元设置有信号输入端、信号输出端，CPLD单元的信号输出端与FIFO外部缓存单元的输入端连接，FIFO外部缓存单元的输出端与PCI桥接芯片的输入端连接；CPLD单元还设置有用于产生中断信号的中断信号端，CPLD单元的中断信号端与PCI桥接芯片的本地中断信号端连接；PCI桥接芯片的输出端通过PCI总线连接计算机。本实用新型专利技术可将包含着回波信号中最原始信息的超声射频数字信号完整地、实时地传输到计算机。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及超声医学成像
，尤其涉及一种超声医学成像系统中用于对超声射频数字信号进行采集与传输的超声射频数字信号采集卡。
技术介绍
超声射频数字信号(即超声射频数据)是超声换能器采集到回波信号后，经过A/D (模拟转数字)转换并延迟加权叠加(即波束形成)得到的射频数据流，它包含着回波信号中最原始的数据信息。现有的超声信号采集系统主要包括超声视频信号采集卡，超声视频信号采集卡设置有视频解码芯片、FPGA\CPLD (现场可编程门阵列\复杂可编程逻辑器件)等电路单元，超声视频信号采集卡通过采集超声诊断仪输出的模拟视频信号，然后由视频解码芯片将模拟视频信号转化为数字视频信号，同时将数字视频信号与状态信号分离，传送到FPGA\CPLD， FPGA\CPLD根据状态信号实现数字视频信号的控制与处理，并产生缓存的读写使能信号，控制缓存的读写，最后，在FPGA\CPLD的控制下，将处理后的数字视频信号传输到计算机。从上述方案可以看出，这种超声视频信号采集卡，是将采集的超声模拟视频信号经过一系列处理后，再传输到计算机，所以它不能将原始的超声射频数字信号完整地、实时地传输到计算机，超声视频信号相比原始的超声射频数字信号已经失去了许多有价值的信息，不能对信号处理算法的有效性做出正确的评估。
技术实现思路
本技术的目的在于针对现有技术的不足而提供一种可将超声医学成像系统中的超声射频数字信号完整地、实时地传输到计算机的超声射频数字信号采集卡。本技术的目的通过以下技术措施实现一种超声射频数字信号采集卡，包括有 CPLD 单元、FIF0(First Input First Output，先进先出)外部缓存单元、PCKPeripheral Component Interconnect)桥接芯片，所述CPLD单元设置有用于输入超声射频数字信号的信号输入端、信号输出端，所述CPLD单元的信号输出端与所述FIFO外部缓存单元的输入端连接，所述FIFO外部缓存单元的输出端与所述PCI桥接芯片的输入端连接；所述CPLD单元还设置有用于产生中断信号的中断信号端，所述CPLD单元的中断信号端与PCI桥接芯片的本地中断信号端连接；所述PCI桥接芯片的输出端通过PCI总线连接计算机。所述FIFO外部缓存单元包括有第一 FIFO缓存器、第二 FIFO缓存器，所述CPLD单元的信号输出端与第一 FIFO缓存器的输入端、第二 FIFO缓存器的输入端连接，第一 FIFO 缓存器的输出端、第二 FIFO缓存器的输出端均与所述PCI桥接芯片的输入端连接。所述CPLD单元为逻辑控制芯片，该逻辑控制芯片的型号为EPM7U8。所述PCI桥接芯片的型号为PCI9054。所述PCI总线的时钟频率为33MHz、总线宽度为32位、传输带宽为132MB/S。本技术有益效果在于本技术包括有CPLD单元、FIFO外部缓存单元、PCI桥接芯片，CPLD单元设置有用于输入超声射频数字信号的信号输入端、信号输出端，CPLD 单元的信号输出端与FIFO外部缓存单元的输入端连接，FIFO外部缓存单元的输出端与PCI 桥接芯片的输入端连接；CPLD单元还设置有用于产生中断信号的中断信号端，CPLD单元的中断信号端与PCI桥接芯片的本地中断信号端连接；PCI桥接芯片的输出端通过PCI总线连接计算机。本技术在工作时，CPLD单元将输入的超声射频数字信号整合成32位数据后，CPLD单元根据FIFO外部缓存单元中的空/满标志位产生的读/写选择信号，将超声射频数字信号通过乒乓传输交替写入FIFO外部缓存单元中，当向FIFO外部缓存单元写入的数据量达到预设的要求时，CPLD单元向PCI桥接芯片产生本地中断信号，PCI桥接芯片在接收到中断信号后开启DMA(Direct Memory Access，直接内存访问)通道，将超声射频数字信号通过PCI总线传输到计算机。由于本技术没有对超声射频数字信号进行转换、视频等处理，因此，本技术可将包含着回波信号中最原始信息的超声射频数字信号完整地、 实时地传输到计算机。附图说明下面利用附图来对本技术作进一步的说明，但是附图中的实施例不构成对本技术的任何限制。图1是本技术的一种超声射频数字信号采集卡的方框结构图。在图1中包括有1——CPLD单元21——第一 FIFO缓存器22——第二 FIFO缓存器 3——PCI桥接芯片4——PCI 总线。具体实施方式以下结合附图对本技术作进一步的说明。本技术的一种超声射频数字信号采集卡，如图1所示，其包括有CPLD单元1、 FIFO外部缓存单元、PCI桥接芯片3，CPLD单元1设置有用于输入超声射频数字信号的信号输入端、信号输出端，CPLD单元1的信号输出端与FIFO外部缓存单元的输入端连接，FIFO 外部缓存单元的输出端与PCI桥接芯片3的输入端连接；CPLD单元1还设置有用于产生中断信号的中断信号端，CPLD单元1的中断信号端与PCI桥接芯片3的本地中断信号端连接； PCI桥接芯片3的输出端通过PCI总线4连接计算机。具体地说，在本实施例中，FIFO外部缓存单元包括有第一 FIFO缓存器21(FIF01)、 第二 FIFO缓存器22 (FIF02)，CPLD单元1的信号输出端与第一 FIFO缓存器21的输入端、 第二 FIFO缓存器22的输入端连接，第一 FIFO缓存器21的输出端、第二 FIFO缓存器22的输出端均与PCI桥接芯片3的输入端连接。另外，CPLD单元1设置有FIFO外部缓存单元的逻辑控制信号端，逻辑控制信号端与第一 FIFO缓存器21、第二 FIFO缓存器22连接，用于选定外部缓存单元中的一片FIFO (即第一 FIFO缓存器21或第二 FIFO缓存器22)进行超声射频数字信号的传输。在本实施例中，优选CPLD单元1为逻辑控制芯片，该逻辑控制芯片的型号为 EPM7128 ；PCI桥接芯片3的型号为PCI90M ；PCI总线4的时钟频率为33MHz、总线宽度为32位、传输带宽为132MB/S。当然，上述电子元器件和电路单元的型号及参数值仅供参考， 在具体实施本技术方案时，可根据实际环境进行修改。本技术在使用时，可采集来自超声换能器、超声数字化前端模块的原始超声射频数字信号，使原始的超声射频数字信号可以输入本技术的CPLD单元1的信号输入端，然后，CPLD单元1将输入的超声射频数字信号整合成32位数据后，CPLD单元1根据 FIFO外部缓存单元中FIFOl和FIF02的空/满标志位产生FIFOl和FIF02的读/写选择信号，将超声射频数字信号通过乒乓传输交替写入FIFO外部缓存单元中，当向FIFO外部缓存单元写入的数据量达到预设的要求时，CPLD单元1向PCI桥接芯片3产生本地中断信号， PCI桥接芯片3在接收到中断信号后开启DMA通道，将超声射频数字信号通过PCI总线4传输到计算机。其中，本技术预先存储有在VC6.0环境下开发的驱动程序，该驱动程序是首先调用函数扫描PCI总线4，根据厂商号和设备号检测出PCI板卡，在检测到板卡后再对 PCI桥接芯片3的寄存器进行配置并对设备进行初始化(包括DMA通道的选择，传输方式的设定并根据每帧数据的大小开本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：武剑辉，
申请(专利权)人：武剑辉，
类型：实用新型
国别省市：