在PC机控制下用于超声射频信号分析的网络信息采集器制造技术

在ＰＣ机控制下用于超声射频信号分析的网络信息采集器，包括ＰＣ控制机，其特征在于，它含有以下各组成部分：　　　　网络信息采集器，它包括以下各个电路：　　　　Ａ／Ｄ转换电路，它含有：　　　　模拟部分：　　　　Ｂ超射频信号通路：主要由输入为Ｂ超射频信号的输入阻抗匹配电路、前置放大电路和电平调整电路集依次串联组成，　　　　帧同步信号通路：主要由输入为帧同步信号的信号波形调整电路构成，它是一个用通用运算放大器搭成的比较器，　　　　Ａ／Ｄ转换部分，它是一块ＴＬＣ５５４０构成的Ａ／Ｄ转换芯片，　　　　Ａ／Ｄ转换控制部分：它是一块复杂可编程逻辑器件ＣＰＬＤ１，它的输入端与上述Ａ／Ｄ转换芯片，波形调整电路和系统时钟电路的各输出端相连；它的输出端与Ａ／Ｄ转换芯片的时钟信号输入端相连；它和配置，调试用单片机互连，同时又和自定义总线ＳＴＤ互连；它内部由相互互连的Ａ／Ｄ控制逻辑组件、调试串口逻辑组件和自定义总线接口逻辑组件三部分集成组成。其中，Ａ／Ｄ控制逻辑的输入信号来自Ａ／Ｄ转换芯片和帧同步信号调整通路，而输出的时钟信号送至Ａ／Ｄ转换芯片，而调试串口逻辑与配置、调试用单片机互连；　　　　配置、调试用单片机，它与一个锁存器相连，另外通过串行总线和ＳＴＤ总线相连；　　　　时钟电路，它向ＣＰＬＤ１输出系统时钟信号；　　　　ＳＤＲＡＭ缓存控制电路，它含有：　　　　同步动态随机存取存储器ＳＤＲＡＭ，　　　　用于实现对ＳＤＲＡＭ读写、刷新控制并把ＳＤＲＡＭ中的数据传送到自定义总线板ＳＴＤ的复杂可编程逻辑芯片ＣＰＬＤ２，它主要由通过ＤＩＭＭ插座对ＳＤＲＡＭ的读写进行控制的控制逻辑组件，自定义总线接口逻辑组件，和配置、调试用单片机互连的调试串口逻辑组件，以及内部的不同宽度总线接口转换逻辑组件、地址累加器逻辑组件组成，　　　　互连于ＳＤＲＡＭ和对它的读写，刷新控制用ＣＰＬＤ之间的ＤＩＭＭ插座，　　　　配置，调试用单片机，它和上述ＣＰＬＤ２互连，另外通过串行总线和ＳＴＤ总线相连；　　　　时钟电路，它向ＣＰＬＤ２输出系统时钟信号　　　　网络控制电路，它含有：　　　　网络接口，它含有分别连接着地址锁存器和静态ＲＡＭ的网卡控制用单片机，及网卡接口ＩＳＡ插座，其上将插入一ＩＳＡ网卡，通过网线和ＰＣ相连，　　　　控制网卡与自定义内部总线通讯的复杂可编程逻辑芯片ＣＰＬＤ３，它主要由和自定义总线ＳＴＤ互连的自定义总线控制逻辑组件，和配置、调试用单片机互连的调试串口逻辑组件，和网卡控制用单片机互连的并口通讯逻辑组件，以及和网卡（网卡的ＩＳＡ插座）互连的ＤＭＡ控制逻辑组件集成组成，　　　　配置、调试用单片机，它和ＣＰＬＤ３互连，另外通过串行总线和ＳＴＤ总线相连，它还有一个与ＰＣ控制机通讯用的串口和串口电平转换芯片　　　　配置和调试电路，它含有：　　　　为网络信息采集器提供电源的ＡＴＸ电源接口　　　　调试用复杂可编程逻辑器件ＣＰＬＤ４，它是由与配置和调试用单片机互连的调试串口逻辑组件，和与自定义总线ＳＴＤ互连的自定义总线控制逻辑组件集成而成，　　　　　配置、调试用单片机，它和ＣＰＬＤ４互连　　　　ＦＬＡＳＨ存储器，其中存储着上述各部分的ＣＰＬＤ１～ＣＰＬＤ４的逻辑，　　　　ＦＬＡＳＨ读写单片机，它和ＦＬＡＳＨ存储器互连，它还经过串行总线与自定义总线板ＳＴＤ互连（连接方向和各配置、调试用单片机相反），　　　　串口和串口转换转换芯片，连接于ＰＣ控制机的串行口，并通过ＳＴＤ总线的串行总线和每一个配置、调试用单片机连接　　　　时钟电路，为自定义总线提供１０Ｍ时钟信号　　　　自定义内部总线接口板ＳＴＤ，它与上述Ａ／Ｄ转换电路、ＳＤＲＡＭ控制电路、网络控制电路以及配置和调试电路中各自ＣＰＬＤ定义总线控制逻辑组件相互连，它含有以下自定义内部总线：　　　　ｂＣＬＫ时钟信号，　　　　ｂＲＳＴ＃复位信号，　　　　ｂＡＤ［３１＊０］３２位地址和数据复用，定义与ＰＣＩ总线同，　　　　ｂＣ／ＢＥ［３＊０］总线命令，相当于ＰＣＩ总线的Ｃ／ＢＥ［３＊０］的总线命令，　　　　ｂＦＲＡＭＥ＃帧周期信号，相当于ＰＣＩ总线信号的定义，　　　　ｂＭＲＤＹ＃主设备准备好，与ＰＣＩ总线的ＩＲＤＹ＃定义相同，　　　　ｂＳＲＤＹ＃从设备准备好，与ＰＣＩ总线的ＴＲＤＹ＃定义相同，　　　　ｂＲＥＱ＃总线占用请求信号，　　　　ｂＬＯＣＫ＃总线占用锁定信号，　　　　用于串行通讯的信号线ｂＴＸＤ和ｂＲＸＤ。（*该技术在2023年保护过期，可自由使用*）

【技术实现步骤摘要】

在PC机控制下用于超声射频信号分析的网络信息采集器属于超声射频信号计算采集

技术介绍
超声射频信号的采集是基于超声射频信号的组织定征的重要组成部分之一。对于超声射频信号的采集器的设计要求是高采样率(10M～20MHz)和大缓存(＞＝128M)。目前大多数射频信号采集器不是采用现有的一些工业用途的A/D卡，就是采用独立的高速数据采集器。其中采用工业用途的A/D卡实现的采集器因为PCI总线协议的规定最多只能采集64M字节的数据。而且在采集时该采集卡完全独占了PC机的PCI总线，中断了其它PCI插卡与CPU间正常通讯。而现有的独立的高速数据采集器都通过静态内存实现缓存，导致缓存过小且成本过高。同时，现有的独立的高速数据采集器与PC机间的指令和数据通讯多通过专用接口，在不同操作系统下均需要安装不同的驱动程序，限制了其通用性。
技术实现思路
本专利技术的目的在于克服已有技术的不足之处，设计出一种用于超声射频信号分析的网络信息采集器，它以一个自定义的内部总线为基础，通过A/D转换电路，SDRAM缓存控制电路，网络控制电路和配置调试电路四块插卡实现在20MHz采样率下连续采集128M字节本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：白净，张永红，潘东立，蒋勇，
申请(专利权)人：清华大学，
类型：发明
国别省市：