用于掩埋的导电层的硅化沟槽接触制造技术

一种沟槽接触硅化物（７８）被形成在接触沟槽的内壁上，所述接触沟槽到达半导体衬底（８）中的掩埋的导电层（３０）以降低透穿件结构的寄生电阻。所述沟槽接触硅化物（７８）被形成在所述沟槽的底部处、侧壁上以及所述半导体衬底（８）的顶表面的一部分上。所述沟槽随后以中段制程（ＭＯＬ）电介质加以填充。接触过孔（９８）被形成在所述沟槽接触硅化物（７８）上。所述沟槽接触硅化物（７８）可经由与金属层的单一硅化反应或经由与多个金属层的多个硅化反应而形成。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及半导体结构，以及具体而言，涉及具有掩埋的导电层和至该掩埋的导电层的硅化沟槽接触的半导体结构及其制造方法。
技术介绍
各种半导体器件(例如，双极晶体管、正-本征-负(PIN) 二极管及变容二极管)以垂直配置形成，该垂直配置需要位于半导体衬底内且在自半导体衬底的表面某深度处的掩埋的端子。至这样的掩埋的端子的接触经由位于半导体衬底内的掩埋导电层(诸如，经重掺杂的掩埋半导体层)及自半导体衬底的表面垂直延伸至掩埋导电层的透穿件 (reachthrough)而形成。通常，透穿件(或如替代地称的为“沈降注入区(sinker implant region) ”)通过离子注入形成，该离子注入为注入至位于掩埋的导电层的一部分上的半导体区中使得该半导体区由掺杂剂重度掺杂。通常为约1.0X10_3Q-cm或更小的相对较低的传导率可通过在自约3. 0 X IO1Vcm3至约5. 0 X IO2Vcm3的范围内且优选在约2. 0 X IO2Vcm3或更高的掺杂剂浓度下的重度离子注入而达成。透穿件的功能为提供至掩埋的导电层的低电阻电流路径， 因此透穿件区的任何电阻皆为寄生性的，即，非希望的不利电路参数。参看图1，示出包含双极互补金属氧化物半导体(BiCMOQ结构的示例性现有技术结构。示例性现有技术结构包含半导体衬底8，在该半导体衬底8内形成有以下各项半导体层10、浅沟槽隔离20、掩埋导电层观(其在此实例中为次集电极)、透穿件31、双极晶体管的集电极41，以及金属氧化物半导体场效晶体管(MOSFET)的源极和漏极区35。MOSFET 的诸部件(诸如，栅极电介质32、栅极导体33、栅极间隔物34以及源极及漏极硅化物39) 位于半导体衬底8的顶部上。双极晶体管的诸部件(诸如，内部基极42及外部基极43、发射极基座44、发射极45、透穿件硅化物47、基极硅化物48及发射极硅化物49)亦位于半导体衬底8的顶部上。示例性现有技术结构中的透穿件31包含经重度掺杂的半导体材料。透穿件硅化物47形成于透穿件31的顶表面上，且因此并不直接接触掩埋的导体层观。在此示例性现有技术结构中，透穿件硅化物47、透穿件31及掩埋的导电层观形成双极晶体管的电流路径。透穿件31的任何电阻因此促成双极晶体管结构的寄生电阻。虽然提供相对较低的电阻率，但透穿件中的经掺杂半导体材料的电阻率仍高于硅化物材料的电阻率。同一问题牵涉到具有掩埋的导电层及由经掺杂半导体材料形成的透穿件结构的任何半导体结构。因此，透穿件的寄生电阻时常使具有掩埋的端子的半导体器件的性能降级或受到限制。举例而言，单位电流增益频率(unit current gain frequency) (fT)(其为电流增益变为1时的频率)及最大振荡频率(fMAX)(其为在双极晶体管中仍存在功率增益时的4最大频率)可受到接触次集电极的透穿件区的电阻的限制，该次集电极为通过对掩埋的半导体区重度掺杂形成的掩埋的导电层。对于另一实例，界定调谐电路中的谐振的锐度 (sharpness)的变容二极管的品质因子Q可通过至掩埋的导电层的透穿件的寄生电阻而降级，该掩埋的导电层可与掩埋的电容器电极接触或与掩埋的电容器电极整合。另外，掩埋的导电层观的深度通常受到形成接触掩埋的导电层观的透穿件31的能力的限制。为了提供到掩埋的导电层观的低电阻电流路径，透穿件31必须接触掩埋的导电层。虽然可通过对半导体区进行注入，之后是具有显著厚度(例如，大于2微米)的半导体材料的外延而形成深的掩埋的导电层，但可通过离子注入形成的透穿件的深度受到所注入离子的投射范围(projected range)限制。因此，在深的掩埋的导电层的深度超过所注入离子的投射范围的情况下，透穿件31并不接触深的掩埋的导电层。举例而言，以1. OMeV 加速且加速至硅中的硼离子的投射范围为仅约1. 8微米。以1. OMeV加速且加速至硅中的磷离子及砷离子的投射范围甚至更小，且分别为仅约1. 2微米与0. 6微米。此外，掩埋的导电层通常需要为约2. OX 102°/cm3或更高的重度掺杂浓度以实现低电阻率。这样的高能量和这样的高剂量的掺杂剂注入需要高性能离子注入器的长注入时间，且因此需要高处理成本。另外，即使使用这样的处理步骤，掩埋的导电层的深度仍不会超过2. 0微米，除非离子注入能量增加得甚至更高，这难以由市售离子注入器实现。在如图1中的一种含有接触掩埋的导电层观的透穿件31的结构中，掩埋的导电层观的增大的深度还增大了透穿件31 的垂直尺寸，且相应地增大了透穿件31的电阻。因此，需要提供这样的半导体结构，其与现有技术透穿件结构相比较具有自半导体衬底的表面至掩埋的导电层的较小电阻路径。另外，需要提供一种具有以下各项的半导体结构位于超过常规离子注入制程的投射范围的深度处的掩埋的导电层，以及至掩埋的导电层的低电阻接触。此外，需要提供在最少的额外处理步骤和最小的处理成本情况下制造具有以下各项的半导体结构的方法自半导体衬底的表面至掩埋的导电层的这样的较小电阻路径，和 /或位于超过常规离子注入制程的投射范围的深度处的这样的掩埋的导电层。
技术实现思路
本专利技术通过提供一种具有接触掩埋的导电层的硅化沟槽接触的半导体结构及其制造方法来满足上述需要。具体而言，本专利技术通过在硅化制程之前首先在半导体衬底内形成到达掩埋的导电层的接触沟槽而形成硅化沟槽接触。沟槽接触硅化物形成在该沟槽的底部处、侧壁上及所述半导体衬底的顶表面的一部分上。随后以中段制程(MOL)电介质来填充所述沟槽。接触过孔(contact via)形成在所述沟槽接触硅化物上。可经由与金属层的单一硅化反应或经由与多个金属层的多个硅化反应而形成所述沟槽接触硅化物。根据本专利技术的第一实施例，一种半导体结构包括半导体衬底中的掩埋的导电层；接触所述掩埋的导电层并接触所述半导体层的顶表面的沟槽接触硅化物；以及位于所述沟槽接触硅化物上及其内的中段制程(MOL)电介质。所述半导体结构还包含接触所述沟槽接触硅化物且由所述MOL电介质围绕的接5触过孔。所述沟槽接触硅化物可具有锥形(tapered)侧壁。优选地，所述掩埋的导体层位于浅沟槽隔离下方并与所述浅沟槽隔离分离。所述半导体结构可进一步包含，或可不包含直接在所述沟槽接触硅化物下面的经掺杂的半导体区。另外，所述经掺的杂半导体区接触，或不接触所述掩埋的导电层。可选但优选地，所述经掺杂的半导体区与环面在拓扑上异质同形(homeomorphic)，即，所述经掺杂的半导体区可通过连续拉伸及弯曲而转变为环面 (torus)ο根据本专利技术，所述沟槽接触硅化物优选含有接触所述掩埋的导电层的底部沟槽接触硅化物；邻接所述底部沟槽接触硅化物的侧壁沟槽接触硅化物；以及位于所述半导体衬底的顶表面上并邻接所述侧壁沟槽接触硅化物的顶部沟槽接触硅化物。根据本专利技术的所述第一实施例，所述底部沟槽接触硅化物、所述侧壁沟槽接触硅化物以及所述顶部沟槽接触硅化物具有基本上相同的组成，且在相同处理步骤期间形成。 所述底部沟槽接触硅化物、所述侧壁沟槽接触硅化物以及所述顶部沟槽接触硅化物通过以下操作而亦可具有基本上相同的厚度在沟槽接触硅化物随后形成于其上的接触沟槽中沉积足够量的金属，使得所述硅化物形成不受所述金属的供应限制。或者，可通过限制所述本文档来自技高网...

【技术保护点】
１．一种半导体结构，其包含：半导体衬底中的掩埋的导电层；接触所述掩埋的导电层并接触所述半导体层的顶表面的沟槽接触硅化物；以及位于所述沟槽接触硅化物上及其内的中段制程（ＭＯＬ）电介质。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：D·D·库尔鲍，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：US