本发明专利技术公开了一种有源RC滤波器的频率校准电路，包括模拟部分的电容阵列充放电电路模块、电压窗口比较电路模块和数字部分的电容阵列控制信号反馈电路模块。其中电容阵列充放电电路模块中的电容阵列完全复制有源RC滤波器中的电容阵列，通过其得到的电压，与期望的电压窗口比较电路模块中的电压进行比较，再将电压比较得到的信号输出到电容阵列控制信号反馈电路模块，通过其对电压比较信号的处理，与模拟部分形成反馈，来得到电容阵列的控制信号，进而去调整有源RC滤波器中的电容阵列的电容值，实现对有源RC滤波器主体电路频率响应的调整。其优点在于：克服了有源RC滤波器电路由于工艺、电源电压和温度等的影响而造成的频率响应的变化。
【技术实现步骤摘要】
本专利技术涉及一种频率校准电路，特别涉及一种有源RC滤波器的频率校准电路。
技术介绍
现有的有源RC滤波器中，由于片上电容随着工艺、温度等的变化，会导致有源RC 滤波器的截止频率的漂移，因此有必要对有源RC滤波器的截止频率进行校准，以得到所需要的截止频率。
技术实现思路
本专利技术的目的是实现一种能够适用于有源RC滤波器的频率自动校准电路。为了实现本专利技术的专利技术目的，通过采用如下技术方案来实现一种有源RC滤波器的频率校准电路，包括模拟部分的电容阵列充放电电路模块、电压窗口比较电路模块和数字部分的电容阵列控制信号反馈电路模块，其中电容阵列充放电电路模块中的电容阵列完全复制有源RC滤波器中的电容阵列，其容值跟踪有源RC滤波器中电容阵列容值的变化，且两者具有相同的控制信号，通过电容阵列充放电电路模块得到的电压，与期望的电压窗口比较电路模块中的电压进行比较，再将电压比较得到的信号输出到电容阵列控制信号反馈电路模块，通过数字部分对电压比较信号的处理，与模拟部分形成反馈，来得到电容阵列的控制信号，进而去调整有源RC滤波器中的电容阵列的电容值， 实现对有源RC滤波器主体电路频率响应的调整。所述电容阵列充放电电路模块包括电容阵列、传输门、尾电流源It、NMOS开关管 Ml和NMOS开关管M2，其中电容阵列的正端连接电源线，并具有容值控制字S<3>、S<2>、 S<1>、S<0> ；尾电流源It负端接地；NMOS开关管Ml和NMOS开关管M2的源极相连，并与尾电流源It的正端相连，NMOS开关管Ml的栅极连接时钟信号SW2的反向时钟SW2_B，其漏极连接电源线，NMOS开关管M2的栅极连接时钟信号SW2，漏极连接所述电容阵列的负端Vcap ； 传输门的导通或关断由时钟信号SWl以及其反向时钟SW1_B来决定，其正端连接电源线，负端连接所述电容阵列的负端Vcap。所述电压窗口比较电路模块包括第一比较器C0MP1、第二比较器C0MP2、第一 D触发器DFF1、第二 D触发器DFF2，其中第一比较器COMPl具有正输入端和负输入端，正输入端与所述电容阵列的负端Vcap相连，所述负输入端与参考电压VREF_H电相连；第二比较器 C0MP2具有正输入端和负输入端，正输入端与所述电容阵列的负端Vcap相连，所述负输入端与参考电压VREF_L电相连；第一 D触发器DFFl具有数据输入端和时钟输入端，时钟输入端与第一比较器COMPl的输出相连，时钟输入端为时钟信号SW3的反向时钟SW3_B ；第二 D 触发器DFF2具有数据输入端和时钟输入端，时钟输入端与第二比较器C0MP2的输出相连， 时钟输入端为时钟信号SW3的反向时钟SW3_B。所述电容阵列控制信号反馈电路模块包括同或门XNOR和数字编码，其中同或门 XNOR具有正端输入和负端输入，正端输入接收来自第一 D触发器DFFl的Q端输出信号VH_OUT,负端输入接收来自第二 D触发器DFF2的Q端输出信号VL_0UT ；数字编码具有三个输入端口，其中VIN端口接收来自第一 D触发器DFFl的Q端输出信号VH_0UT，LOCK端口连接到同或门XNOR的输出端，SW4为时钟端，数字编码部分的输出S<3>、S<2>、S<1>、S<0>送到电容阵列的相应控制字端。本专利技术的有益效果在于克服了有源RC滤波器电路由于工艺、电源电压和温度等的影响而造成的频率响应的变化，防止了有源RC滤波器的截止频率的漂移对电路的影响。附图说明图1是本专利技术有源RC滤波器的频率校准电路结构示意图； 图2是本专利技术有源RC滤波器的频率校准电路时钟分布图3是本专利技术有源RC滤波器的频率校准电路工作流程图。其中，图1至图3的符号说明如下1、电容阵列充放电电路模块，11、电容阵列，12、传输门，13、NM0S开关管Ml，14,NMOS开关管M2，15、尾电流源It，2、电压窗口比较电路模块，21、第一比较器COMPl，22、第二比较器 C0MP2，23、第一 D触发器DFF1，M、第二 D触发器DFF2，3、电容阵列控制信号反馈电路模块， 31、数字编码，32、同或门XN0R。具体实施例方式如图1所示，是本专利技术有源RC滤波器的频率校准电路结构示意图。其结构包括模拟部分的电容阵列充放电电路模块1、电压窗口比较电路模块2和数字部分的电容阵列控制信号反馈电路模块3。所述电容阵列充放电电路模块1包括电容阵列11、传输门12、NMOS开关管M113、 NMOS开关管M214、尾电流源Itl5，其中电容阵列11的正端连接电源线，并具有容值控制字 S<3>、S<2>、S<1>、S<0> ；尾电流源Itl5负端接地；NMOS开关管M113和NMOS开关管M214的源极相连，并与尾电流源It 15的正端相连，NMOS开关管Ml 13的栅极连接时钟信号SW2的反向时钟SW2_B，其漏极连接电源线，NMOS开关管M214的栅极连接时钟信号SW2，漏极连接所述电容阵列11的负端Vcap ；传输门12的导通或关断由时钟信号SWl以及其反向时钟SW1_ B来决定，其正端连接电源线，负端连接所述电容阵列11的负端Vcap。所述电压窗口比较电路模块包括第一比较器C0MP121、第二比较器C0MP222、第一 D触发器DFF123、第二 D触发器DFF224，其中第一比较器C0MP121具有正输入端和负输入端，正输入端与所述电容阵列11的负端Vcap相连，所述负输入端与参考电压VREF_H电相连；第二比较器C0MP222具有正输入端和负输入端，正输入端与所述电容阵列11的负端 Vcap相连，所述负输入端与参考电压VREF_L电相连；第一 D触发器DFF123具有数据输入端和时钟输入端，时钟输入端与第一比较器C0MP121的输出相连，时钟输入端为时钟信号SW3 的反向时钟SW3_B ；第二 D触发器DFF2M具有数据输入端和时钟输入端，时钟输入端与第二比较器C0MP222的输出相连，时钟输入端为时钟信号SW3的反向时钟SW3_B。所述电容阵列控制信号反馈电路模块3包括同或门XN0R32和数字编码31，其中同或门XN0R32具有正端输入和负端输入，正端输入接收来自第一 D触发器DFF123的Q端输出信号VH_0UT，负端输入接收来自第二 D触发器DFF224的Q端输出信号VL_0UT ；数字编码31具有三个输入端口，其中VIN端口接收来自第一 D触发器DFF123的Q端输出信号 VH_0UT, LOCK端口连接到同或门XN0R32的输出端，SW4为时钟端，数字编码31部分的输出 S<3>、S<2>、S<1>、S<0>送到电容阵列11的相应控制字端。如图2所示，是本专利技术有源RC滤波器的频率校准电路时钟分布图。图1中的SWl/ SW1_B，SW2/SW2_B，SW3/SW3_B，SW4/SW4_B为一组时钟信号，其相位情况如图2所示，它们各自的占空比分别为1/5，2/5，2/5，1/5。时钟SW3落后时钟SW2，延时为D1，时钟SW4落后时钟SW3，延时为D2。时钟SW1/SW1本文档来自技高网...
【技术保护点】
１．一种有源ＲＣ滤波器的频率校准电路，其特征在于：包括模拟部分的电容阵列充放电电路模块（１）、电压窗口比较电路模块（２）和数字部分的电容阵列控制信号反馈电路模块（３），其中电容阵列充放电电路模块（１）中的电容阵列（１１）完全复制有源ＲＣ滤波器中的电容阵列，其容值跟踪有源ＲＣ滤波器中电容阵列容值的变化，且两者具有相同的控制信号，通过电容阵列充放电电路模块（１）得到的电压，与期望的电压窗口比较电路模块（２）中的电压进行比较，再将电压比较得到的信号输出到电容阵列控制信号反馈电路模块（３），通过数字部分的电容阵列控制信号反馈电路模块（３）对电压比较信号的处理，与模拟部分的电容阵列充放电电路模块（１）形成反馈，来得到电容阵列（１１）的控制信号，进而去调整有源ＲＣ滤波器中的电容阵列的电容值，实现对有源ＲＣ滤波器主体电路频率响应的调整。
【技术特征摘要】
【专利技术属性】
技术研发人员：尹莉，
申请(专利权)人：中科芯集成电路股份有限公司，
类型：发明
国别省市：32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。